集散控制系统
主 编 刘翠玲 黄建兵
副主编 孟亚男 佟 威
北京大学出版社 中国林业出版社
21 世纪全国高等院校自动化系列实用规划教材
集散控制系统
主 编 刘翠玲 黄建兵
副主编 孟亚男 佟 威
北京大学出版社 中国林业出版社
21 世纪全国高等院校自动化系列实用规划教材
2021-12-23 17:59:26
7.18MB
1
（1）按键电压识别
（2）电阻触摸屏原理分析
（3）运放应用电路设计
（4）脉冲振荡器原路研究
题目
国家电工电子教学基地电路理论系列课程组2008.5 2
（5）芯片供电顺序控制
（6）闪光灯触发电路
（7） RFID原理研究
（8）简单信号处理电路设计
（9）音箱分频器设计
（10）有源RC滤波器应用
• 报告标题，作者姓名，班级，学号
• 对于题目的简要描述
• 方案和电路原理的描述，理论分析和计算
报告要求
国家电工电子教学基地电路理论系列课程组2008.5 3
• 仿真实验方案设计，仿真电路，仿真结果。包括关键步
骤的图形，数据和波形。
• 发挥和扩展
2021-12-23 13:27:33
69.22MB
1
Project1 VerilogHDL完成单周期处理器开发
一、设计说明
1.处理器应实现MIPS-Lite1指令集。
a)MIPS-Lite1＝{MIPS-Lite，addi，addiu， slt，jal，jr}。
b)MIPS-Lite指令集：addu，subu，ori，lw，sw，beq，lui，j。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
2.处理器为单周期设计。
二、设计要求
3.单周期处理器由datapath(数据通路)和controller(控制器)组成。
a)数据通路由如下module组成：PC(程序计数器)、NPC(NextPC计算单元)、GPR (通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、DM(数据存储器)。
b)IM：容量为1KB(8bit×1024)。
c)DM：容量为1KB(8bit×1024)，采用小端序方式存取数据。
4.Figure1为供你参考的数据通路架构图。
a)我们不确保Figure1是完全正确的；我们也不确保Figure1能够满足MIPS-Lite1。
b)鼓励你从数据通路的功能合理划分的角度自行设计更好的数据通路架构。
2021-12-23 12:00:22
158KB
对于了解NGI网络的网友来说，这是不可多得的资料。在这篇PDF里，汇集了该教授的最新研究成果。
2021-12-22 15:41:05
17.96MB
1