VESA Coordinated Video Timings (CVT) Standard V1.2. VESA官方时序标准，做显示驱动相关的可以参考
2021-05-06 09:27:39
496KB
1
Intel® Quartus® Prime Pro Edition 用 户指南中文版本，能够帮助大家学习时序约束
2021-04-26 18:03:10
1.89MB
1
针对八通道采样器AD9252的高速串行数据接口的特点，提出了一种基于FPGA时序约束 的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据，利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求，实现并行数据的正确输出。最后通过功能测试和时序测试，验证了设计的正确性。此方法可适用于高端和低端FPGA，提高了系统设计的灵活性，降低了系统的成本。
2021-04-23 17:24:08
73KB
1