基于EDA实现ADC0809的采样控制电路设计,编译通过,适合初学者,仅供参考。
2021-06-23 10:24:29 17KB 采样控制电路
1
是EDA的课程设计,基于Quartus实现简单逻辑的 与 非 或非 与非等八种运算 是EDA的课程设计,基于Quartus实现简单逻辑的 与 非 或非 与非等八种运算
2021-06-22 23:46:00 4.16MB EDA Quartus
1
大三那年学习了EDA这门课程,现在想想还真挺有意思的,把当初自己写过的东西拿出来分享一下……
2021-06-22 22:46:28 11KB FPGA EDA 自动售货机、
1
1 设计要求   设计并制作一个数字化语音存储与回放系统,其示意图如图1所示。 图1 数字化语音存储与回放系统示意图   (1)放大器1的增益为46dB,放大器2的增益为40dB,增益均可调;   (2)带通滤波器:通带为300Hz~3.4kHz;   (3)ADC:采样频率fs=8kHz,字长=8位;   (4)语音存储时间≥10s;   (5)DAC:变换频率fc=8kHz,字长=8位;   (6)回放语音质量良好。   不能使用单片语音专用芯片实现本系统。   2 数字化语音存储与回放系统硬件电路   2.1 放大器1即音频信号放大电路   音频信号放大电路如
1
通过VerilogHdl语言,完成对简易电子琴的设计,分为各个模块,在QuarteusII中,可以根据需要选择自己需要的功能。课程设计也包含了全部设计过程和思路。
2021-06-22 13:45:23 2.16MB EDA VerilogHDL 简易电子琴
1
本次设计的多功能数字钟具有如下功能: 1.秒/分/时的依次显示并正确计数; 2.定时闹钟:实现整点报时,扬声器发出报时声音; 3.时间设置,即手动调时功能:当认为时钟不准确时,可以分别对分/时进行调整;
2021-06-22 10:38:11 385KB EDA 数字钟
1
在校大学生,电子设计自动化,Vivado代码人
2021-06-22 09:05:30 669.22MB FPGA Vivado 电子设计自动化 数字闹钟
1
EDA课程设计-信号发生器(FPGA代码,quartus软件代码,信号发生器)
2021-06-22 08:39:41 11.62MB FPGA代码 quartus软件代码 信号发生器
1
一份完整的EDA实验报告——数字时钟设计,含源代码(VHDL语言)。中南大学的同学下载后可以直接使用。
2021-06-22 01:44:31 222KB EDA实验、数字时钟、VHDL
1
EDA课程设计 交通信号控制器的VHDL设计
2021-06-21 21:47:41 136KB VHDL设计
1