基于FPGA的DDS信号发生器设计

五子棋是日常生活中简单常见的棋类游戏。电脑、手机上也有许多这样的软件。前段时间热议的AlphaGo人工智能围棋程序是我们灵感的来源，本作品希望打造一款具有真人体验的五子棋人机对弈装置，通过Matlab编写的棋盘，通过算法计算落子位置并做出下棋的动作，使对弈者感觉仿佛在与一个智能机器人对弈。

以EDA 工具为开发平台, 运用VHDL 语言, 设计一个数字频率计。

采用硬件描述语言实现直流电机速度控制系统的设计，主要完成以下功能：电机加速、电机减速、电机定速及速度检测等功能的实现。

一种基于FPGA的抢答器设计 给出了顶层电路原理图和主要模块。

为了对辐射计检波输出后的信号进行采集和存储，设计了一个基于FPGA的狄克型微波辐射计数据采集系统。该系统以FPGA芯片EP2C8Q208为主芯片，以AD7606为模数转换芯片，以SDRAM为存储芯片，并在SOPC中添加了自定义的IP核，进而在FPGA中搭建NIOS II软核来控制AD采集数据并将其存储到SDRAM中，同时也可通过串口或网口将其发到上位机中，该系统简化了电路并具有较好的可移植性。经试验验证，该系统能有效的工作。

针对两通道视频图像叠加融合，设计并实现了一种实时性好、灵活性强的FPGA硬件系统。该系统可以根据实际需求进行任意比例和任意位置的视频图像叠加融合。方案经仿真验证后，运用双线性插值缩放算法、DDR2存储以及叠加融合等技术在FPGA硬件平台上实现。结果表明，该系统能达到预期效果，叠加融合画面效果良好，能够满足工程应用的需求。

针对卷积神经网络(CNN)在通用CPU以及GPU平台上推断速度慢、功耗大的问题，采用FPGA平台设计了并行化的卷积神经网络推断系统。通过运算资源重用、并行处理数据和流水线设计，并利用全连接层的稀疏性设计稀疏矩阵乘法器，大大提高运算速度，减少资源的使用。系统测试使用ORL人脸数据库，实验结果表明，在100 MHz工作频率下，模型推断性能分别是CPU的10.24倍，是GPU的3.08倍，是基准版本的1.56倍，而功率还不到2 W。最终在模型压缩了4倍的情况下，系统识别准确率为95%。

为保证线阵CCD在图像测量中正常、稳定工作，必须设计出适合其工作的时序驱动电路。在分析TCD1501D 线阵CCD驱动时序关系的基础上 ，通过分析CCD输出的图像信号[1]，给出了内、外相关双采样的时序控制。最后，利用quartus7.2软件平台结合VHDL语言进行开发，对所需驱动脉冲进行仿真设计。仿真结果表明，该驱动电路简单、功耗小、成本低、抗干扰能力强，适用于设备小型化的要求。

深入分析了当前国际上存储控制器的技术发展趋势和DDR2 SDRAM 控制器的详细技术规范，在参考国际主流DDR2 内存控制器实现方式的基础上，按照传输层和物理层方式，基于FPGA 设计并实现了DDR2 SDRAM 控制器。