时钟周期:     时钟周期也称为振荡周期,定义为时钟脉冲的倒数(可以这样来理解,时钟周期就是单片机外接晶振的倒数,例如12M的晶振,它的时间周期就是1/12us),是计算机中最基本的、最小的时间单位。     在一个时钟周期内,CPU仅完成一个最基本的动作。对于某种单片机,若采用了1MHZ的时钟频率,则时钟周期为1us;若采用4MHZ的时钟频率,则时钟周期为250us。由于时钟脉冲是计算机的基本工作脉冲,它控制着计算机的工作节奏(使计算机的每一步都统一到它的步调上来)。显然,对同一种机型的计算机,时钟频率越高,计算机的工作速度就越快。具体计算就是1/fosc。也就是说如果晶振为1MHz,
1
学习计算机图形学的孩子,这是很重要的一个知识点
2022-05-11 18:22:12 2.09MB 反走样时钟
1
DS1302时钟芯片中英文相关数据手册和相关代码(以51单片机为例),详细内容可以参考文章:https://blog.csdn.net/didi_ya/article/details/124249444
2022-05-11 17:00:14 1.79MB 51单片机 单片机 嵌入式硬件 c语言
1
51单片机驱动TFT1.8寸液晶,DS1302时钟模块,18B20温度传感器。程序清晰加上相关注释。
1
EDA数字时钟有时、分、秒计数显示功能,小时为24进制,分钟和秒为60进制以24小时循环计时 2)设置复位、清零等功能 3)有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间 4)时钟计数显示时有LED灯显示;
2022-05-11 11:58:36 465KB EDA数字时钟
1
自动计算STM32F4xx时钟配置的工具,可以通过XLS自动计算,然后直接用寄存器值。
2022-05-11 10:29:27 1.29MB STM32F4xx 时钟配置 工具
1
STM32F2xx时钟配置工具,根据设定的参数完全自动计算时钟树各点的时钟,使用非常方便
1
JESD204B协议是用于数据转换器与FPGA/ASIC之间数据传输的高速串行协议,Subclass1模式是该协议完成确定性延时功能的重要模式。对JESD204B协议Subclass1模式的工作原理和时钟设计要求进行分析,并总结出Subclass1模式时钟调试方法。利用Xilinx Virtex-7系列FPGA搭建JESD204B自收发链路对该方法进行验证。结果表明,该时钟调试方法能够满足Subclass1模式的时钟设计要求,保证数据的稳定收发。
2022-05-11 10:02:53 740KB JESD204B
1
时钟控件的位置:Debug 文件夹下的Clock.ocx 打开工程重新编译并链接,即可注册该控件。 注册后,在MFC 对话框中,右键添加 ActiveX 控件,选择 Clock Control 即可。 版本:VC6.0 来源:孙鑫《VC++深入详解(修订版)》源程序
2022-05-10 19:09:05 3.74MB 时钟;MFC
1
MSP430 LaunchPad开发板系统初始化及时钟配置资料。
2022-05-10 15:42:24 743KB msp430 系统初始化 时钟配置
1