xiang li的master thesis，里面包含利用现有的opencores的ip core组合搭建平台和软件开发，包含具体的操作步骤，rtl代码，软件（c,asm）源码。
是一个很具有参考价值的project的demo。
2019-12-21 21:00:19
5.06MB
1
内含三套基于openrisc的最小系统构建所需的软件和硬件源码。如果不想弄orpsoc和minsoc，想搭建自己的openrisc的soc，请参考。使用方法，请参考对应的blog内容。
2019-12-21 21:00:19
5.33MB
1
SoC 芯片， 相较于传统的单一 ARM 处理器或 FPGA 芯片， Intel Cyclone V SoC
FPGA 既拥有了 ARM 处理器灵活高效的数据运算和事务处理能力， 同时又集成
了 FPGA 的高速并行处理优势， 同时， 基于两者独特的片上互联结构， 使用时
可以将 FPGA 上的通用逻辑资源经过配置，映射为 ARM 处理器的一个或多个
具有特定功能的外设。
2019-12-21 20:57:44
14.02MB
1
基于MIPS指令集的32位五级流水线的CPU设计与Verilog实现。该CPU可以实现28条基本指令。基于SMIC 0.25μm工艺库，使用Design Compile与NC Verilog对设计分别进行逻辑综合和后仿，根据面积、时序等信息对设计进行了优化。最后，为该CPU添加了共享总线，以及UART与GPIO接口，实现了一个简单的SoC，并编写了测试代码，在Modelsim上完成了功能仿真和时序仿真。
2019-12-21 20:46:10
63KB
1