具体描述见： https://blog.csdn.net/BjarneCpp/article/details/80370986

PCI, PCIe 具体描述见：PCIe资料分享-快速入门 https://blog.csdn.net/BjarneCpp/article/details/80370986

PCI工作小组(PCI-SIG)最近公布PCIe Base 3.0规格；PCIe 3.0架构的I/O技术，包括128bit/130bit的编码方案以及8GT/s的数据传输速率，互连带宽是PCIe 2.0规格的两倍。PCIe 3.0还维持与旧版PCIe架构的向下兼容，适用的拓朴形态包括服务器、工作站、桌面计算机、行动PC、嵌入式系统与各种外围设备。 PCI-SIG表示，以8GT/s的数据传输速率为基础，意味着PCIe 3.0架构产品带宽，可能达到单线(x1)配置每秒1GB，或是扩充到以16线(x16)配置、每秒32GB。该组织并指出，新版规格整合了众多通讯协议与软件层(software layers)的增强功能，涵盖数据重用提示(data reuse hints)、原子作业(atomic operation)、动态功率调整机制(dynamic power adjustment mechanism)、延迟容忍报告(latency tolerance reporting)、松散交易定序(loose transaction ordering)、I/O页面错误等等支持平台省电性、软件模块灵活性与架构可扩展性的延伸功能。

PCI, PCIe 具体描述见：PCIe资料分享-快速入门 https://blog.csdn.net/BjarneCpp/article/details/80370986

linux kernel之 x86 USB framework.pptx

固态硬盘BGA152 mini_HDMI-19Pin母座mini-PCI_E插座 mSATA 固态硬盘插座 Altium封装 AD封装库 2D+3D PCB封装库

吐血推荐，唯一的中文PCI SPEC，告别让新手痛苦的英文 吐血推荐，唯一的中文PCI SPEC，告别让新手痛苦的英文

xilinx kcu105 pcie设计案例，官方设计 需要在基础上修改

xilinx pcie phy 设计介绍

PCI Express Technology