全易通验厂考勤软件系统的特点: 全易通研制开发的QET系列全易通验厂考勤软件和全易通验厂考勤工资系统是一套功能强大,运行稳定,操作简单方便,用户界面美观,统计数据正确的感应卡及指纹考勤系统软件.历经几年在珠江三角洲几百家外资(港资,台资,日资,美资)和国内上千家企业的成功运行,利用最新的SQL SERVER技术,采用C/S结构,使用树形节点功能,设计开发出这套具有智能排班功能的考勤软件,本套考勤软件让操作人员工作起来更方便,更轻松。 1.支持智能排班功能,能自动识别各种班次,如中午连班、直落班、晚班、保安三班、特殊班 2.大型数据库SQL版,安全性,稳定性高;设置后可实现自行备份数据,解除数据丢失的后顾之忧 3.软件可做A/B两套账,加班工时控制在允许范围内,可随时应付劳动局检查和供应商查厂验厂 4.有丰富的考勤报表如明细表、汇总表(迟到、早退、请假、旷工、加班、放假等)、日报表 5.人事资料无需手工输入,可直接导入到软件中。考勤数据可以自由转入转出到EXCEL表格中 6、支持多帐套功能,例如,A帐为真实数据,B帐是验厂数据,不同客户可设置不同帐套; 7、操作简单、参数设置灵活、应用面广,可扩充功能强大; 8、一般情况下,2000人左右的企业只需十分钟,而且绝对符合验厂规则,省事省力; 9、加班时间完全用户自定义控制 10、支持与考勤机的实时连接通讯,操作界面与功能与真帐完全一样 11、考勤数据中的迟到、早退、请假、签卡等可以自定义设置,系统自动产生; 12、系统依排班数据,自动生成为每一个人的打卡记录卡; 13、打卡范围可设置:提前打卡时间、延后打卡时间等,打卡时间随机生成,没有规律; 14、A帐B帐系统自由切换,并通过相关的密码切换功能,严格控制系统使用和登陆权限; 15、安全性好、隐蔽性强; 16、各种报表齐全、对应,如原始打卡数据、考勤日报表、考勤月报表、各种请假单、各种签卡单等(齐全的报表往往让验厂人员感觉如此多的各种报表,造假的可以性很低,大大提高验厂的通过率)
2021-04-26 20:02:18 17.85MB 验厂考勤软件 AB帐软件 验厂考勤系统
1
AD蓝讯开发资料包 ,里面有pdf文件pcb库,源码库,注意事项, AB535X SCH V0.5 AB5322B AB5325A AB5327C AB5335B AB5376A BT8832 本资料是长期积累起来的,所以分享给大家了,减少大家开发的时间,希望大家喜欢,谢谢
2021-04-26 12:08:22 19.65MB 蓝讯 资料包
1
本软件可以解除美国罗克韦尔(AB)ML1200和SLC500系列的PLC密码
2021-04-25 14:54:38 506KB plc 解密
1
北师大版数学二年级下册一单元测试卷,共AB两卷。
2021-04-24 09:02:23 263KB 数学二年级 北师大 单元测试卷
1
北师大版数学二年级下册二单元测试卷,共AB两卷。
2021-04-24 09:02:23 362KB 北师大 数学 二年级下 测试卷
1
北师大版数学二年级下册三单元测试卷,共AB两卷。
2021-04-24 09:02:22 93KB 北师大 数学 二年级下 测试卷
1
北师大版数学二年级下册五单元测试卷,共AB两卷。
2021-04-24 09:02:22 281KB 北师大 数学 二年级下 测试卷
1
详细介绍罗克韦尔5000技术基础知识和相关应用知识
2021-04-22 15:21:08 9.4MB 罗克韦尔、AB
1
最近要说最火的开发板,估计就是树莓派3(Raspberry Pi3)莫属了,各种平台,各种渠道都在铺天盖地的宣传,预购,团购种种。说多了不是打击大家对树莓派3的热度,如果你对树莓派系列有一些研究,当看到树莓派3时肯定不会特别兴奋,因为它和老版本几乎是一样。即使放在一起对比,你也不会觉得它和树莓派2有什么不一样。已经拿到树莓派3板子的发烧友们,不妨做一下对比。从使用的芯片上来看,树莓派3使用了最新博通2837 ARMv8 64位处理器,内置了无线和蓝牙连接,可以更好的支持物联网方案。 说完树莓派3的之后,我们不得不承认树莓派的强大,音频、视频等功能统统皆有,最新的树莓派3应广大发烧友的建议,增加了wifi,蓝牙功能。树莓派的社区拥有大量资源,你想怎么用它就找什么样的资源。你甚至能够找到XBMC媒体中心,轻轻松松将在30分钟内将树莓派3化身成为超廉价的机顶盒。但是如果要真的利用好树莓派,那么就要多学学linux了。 下面链接中包含了树莓派上手的各种资料:https://github.com/raspberrypi 电路城中有一些基于树莓派实现的作品:树莓派作品集锦 附件提供了树莓派AB板原理图,博通BCM2835芯片手册。
2021-04-22 15:03:54 5.08MB 树莓派3 电路方案
1
Quartus 完整的工程,verilog HDL语言编写,输入编码器A与B正交信号,通过硬件4倍频后,输出脉冲,编码器正转时输出加脉冲,编码器反转时输出减脉冲,可以自行跟据加减脉冲信号修改并增加内部计数器后输出
2021-04-21 19:26:12 251KB FPGA/CPLD 编码器四倍频 VerilogHDL
1