搜索【TestBench】的结果

FFT核调用实现及Verilog HDL 版本的testbench.v文件

vivado中FFT核的调用配置及Verilog HDL 版本的testbench.v文件

2021-10-13 23:38:27 993KB FPGA VIVADO testbench FFT

1

verilog 的testbench的编写

本文档中详细介绍了如何编写testbench以及它的优点，对于学习编写testbench的同学会很有帮助的。

2021-10-13 13:15:46 708KB FPGA VERILOG Testbench

1

testbench编写模板

学习testbench编写最佳学习资料，见过最好的testbench模板

2021-10-08 16:41:43 35KB testbench

1

ADC_TESTBENCH_源码

mianC tesst nuc140 ADC

2021-10-04 13:00:07 1.07MB TESTBENCH

testbench 总结 FPGA

1．激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。

2021-09-08 10:26:59 152KB testbench 总结 FPGA

1

如何写一个有效的testbench

是一个关于FPGA中仿真代码的编写方法文档，对初学者很有用的。

2021-08-29 19:43:34 665KB FPGA testbench

1

Verilog Testbench设计技巧和策略.zip

仿真文档。

2021-08-28 12:03:52 130KB 测试文档

1

verilog 写的单个与门以及testbench

2021-08-26 19:30:32 12KB Verilog and_gate

1

异步fifo verilog设计（支持自定义的almost full，almost empty）

自己写的一个异步fifo，深度宽度都可自定义，包含binary到gray码，gray码到binary转换，异步时域通信，自定义almost full，almost empty等知识，以verilog写的~

2021-08-17 15:11:54 4KB verilog 异步fifo 已经过testbench验证

1

Gen_TestBench.exe

TestBench生成器首次更新 2021.8.14 根据同一路径下的Verilog/System Verilog文件生成相对应的TestBench；自定义时钟频率；适应不同编辑器；限制：只能生成单个文件的TestBench，且要在同一目录下；时钟信号必须包含“clock”或“clk”，大小写不限；复位信号必须包含“reset”或“rst”，大小写不限；后缀为“_n”的复位信号会被识别为低电平有效，否则默认高电平有效；目前只支持端口声明在端口列表里的设计文件。

2021-08-15 01:52:41 2.32MB verilog systemverilog fpga testbench

1

个人信息

热门下载

最新下载

其他资源