0 引 言 　　数字信号处理领域中FFT算法有着广泛的应用。目前现有的文献大多致力于研究利用FFT算法做有关信号处理、参数估计、F+FT蝶形运算单元与地址单元设计、不同算法的FFT实现以及FFT模型优化等方面。而FPGA厂商Altera公司和Xilinx公司都研制了FFT IP核，性能非常优越。在FFT的硬件实现中，需要考虑的不仅仅是算法运算量，更重要的是算法的复杂性、规整性和模块化，而有关利用FFT IP核实现FFT算法却涉及不多。这里从Altera IP核出发，建立了基4算法的512点FFT工程，对不同参数设置造成的误差问题进行分析，并在EP2C70F896C8器件上进行基于Quartu

xilinx版cortex-m3 ip核，可直接导入vivado

3-8译码器设计和IP核 讲述了译码器的使用，及其verilog编程方法，以及IP核的应用

详细介绍了RapidIO的原理及IP核使用方法，内容简单易懂，对需要了解的朋友应该有比较大的帮助。

压缩编码技术对图像处理中大量数据的存储和传输至关重要。传统静止图像压缩技术，如著名的JPEG标准，在众多新型应用背景下已不能满足对压缩图像质量进一步提高的要求。最新静止图像压缩标准JPEG2000采用离散小波变换（DWT）和优化截断嵌入式块编码（EBCOT），在编码效率和复原图像质量上均远优于JPEG等传统算法，今后必将在静止图像压缩领域占据主导地位。因此，JPEG2000的VLSI实现具有重要意义。本文深入研究了JPEG2000标准中DWT和EBCOT的硬件实现技术，成功研制了小波变换芯片THSCLA和JPEG2000编码芯片THJ2K。 THSCLA是“空间组合推举体制算法”（SCLA）在世界上的首次VLSI实现。SCLA将JPEG2000推荐的标准推举体制算法的乘法运算量分别减少了42% （9/7滤波）和50%（5/3滤波）。THSCLA以16个加法器和5个乘法器的微小代价，完成了9/7有损滤波器的5层 Mallat小波分解。该芯片选用韩国DONGBU 0.25um、1P4M、CMOS工艺，逻辑规模为2.5万等效门，SRAM存储器规模为101Kbits，管芯面积为4.9mmx4.8mm，最高工作频率...

FFT Vivado IP核实现

该文档为：Xilinx系列FPGA芯片IP核详解 [刘东华编著]，是一个非常好用的资料手册，共547页。

适合初步学习FPGA的人群

比较完整的介绍了如何在niosii内面生成vga的ip核

低复杂度SM4加密算法IP核设计.doc