详见:https://blog.csdn.net/qq_46207024/article/details/125268530
2022-06-14 09:07:56 51.44MB 物联网 pcb设计制作 pcb
数字电子技术课程设计,多功能数字钟的设计报告。有译码、七段数码显示功能,能显示时、分、秒计时的结果。
2022-06-12 17:16:53 123KB 数字电子技术 课程设计 数字钟 报告
1
电子时钟整点播报multisim
2022-06-10 16:44:41 322KB 仿真multisim 例程 数电课设
1
针对于fpga的数字钟设计,vhdl源码,课程设计必备
2022-06-10 14:48:17 2.58MB fpga 数字钟
1
本程序功能包括时钟计数、可调时、整点报时等。对初学FPGA的同鞋十分有用。程序本人亲自编写、测试,没问题。芯片用的是cyclone3。
2022-06-10 10:05:29 323KB quartus 数字钟 FPGA
1
ewb制作的数字钟,四个开关,含有闹钟,秒表,日历等功能,附带description...足够完整的闹钟实例。ewb5.0
2022-06-09 20:56:34 1.63MB ewb 数字钟 秒表
1
设计一个多功能数字钟,要求如下: 1. 有“时”、“分”、“秒”的十进制数字显示,最大显示值为“23时59分59秒; 2. 有手动校时、较分的功能(时、分单独较正时均不影响其他部分的正常计时); 3. 任意设置的定时闹钟(用一个发光管的闪烁提示闹钟时间到)。 思考题: 可以用哪些中规模的计数器完成设计,简述之 手动时分校正电路可以有不同的方案吗?请给出电路
2022-06-09 20:19:45 1.63MB FPGA QuartusⅡ 多功能数字钟 定时闹钟
1
数字钟的proteus仿真电路及C语言程序设计
2022-06-08 15:01:43 50KB proteus c语言 文档资料 开发语言
基于51单片机数字钟设计说明.doc
2022-06-07 13:01:00 383KB 互联网
数字钟是采用数字电路实现对“时”,“分”,“秒”的数字显示的计时装置。本系统由振荡器、分频器、计数器、译码器、LED显示器和校时电路组成,采用74LS系列(双列直插式)中小规模集成芯片。总体方案设计由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能,进行了各单元的设计,总体调试,以实现它的计时周期为24小时,显示满刻度为23时59分59秒。
2022-06-07 12:57:30 357KB 数字钟
1