2.2 Verilog语言简介 Verilog 与 VHDL 是世界上最为流行的两大硬件描述语言，主要以文本的形式描述数字 电路的硬件结构，两种语言均为 IEEE 标准。最早出现的 VHDL 语言是由美国军方开发出 来的，但是后来出现的 Verilog 虽然出现较晚，但其简单易学的有点深受开发人员喜欢， 并逐渐成为主流语言。由于 VHDL 语言严谨的性质，全世界仍有一些大学和军工类公司在 坚持使用 VHDL 语言，绝大部分的开发人员选择 Verilog 作为主要语言进行开发设计。同 时随着开发环境对 SystemVerilog 支持的不断完善，Verilog 也变得越来越强大，但是并不 能完全取代 VHDL，某些特殊的地方只能用 VHDL 进行描述。

4.5 H桥互补对称输出、低通滤波电路 功率开关管采用 IRF9540、IRF540对管作为开关管，IRF540是 TMOS场效应 管，击穿电压 100V，栅源极门槛电压 4V，正向导通电流 27A，开关时间为别为 nston 30= ， nstoff 80= ，导通电阻 0.077Ω。低通滤波器采用四阶巴特沃兹 LC 滤波电路，如图 5.2.9所示。四阶巴特沃兹滤波器的具体设计为，取定四阶巴特 沃兹滤波器的归一化值为：L1n＝1.5307，L2n=1.0824,C1n=1.5772,C2n=0.3827, 驱定负载 Ω= 8LR ，截止频率为 30KHz，修正计算如下： uH32 0w2 R1 1L L＝＝ × ×nL uH22 0w2 R2 2L L＝＝ × ×nL uF2.2 0wRl 21C 1C ＝＝ × ×n uF47.0 0wRl 22C 2C ＝＝ × ×n 图5.2.9 H桥互补对称输出、低通滤波电路 4.6 短路保护电路 电路图如图 5.2.10所示。过流采样电阻取 0.1Ω与 8Ω负载进行串连，该电 路中前级放大电路的增益为： 75 11 820 2 3 ≈== R R AV

开关电源的各种工作方式。

2022 十三届 蓝桥杯省赛 嵌入式组真题（客观+程序设计）

2022 十三届 蓝桥杯省赛 单片机组真题（客观+程序设计）

第十二届蓝桥杯大赛软件赛省赛C C++大学B组，

第十三届蓝桥杯大赛软件赛省赛B组

第十三届蓝桥杯大赛软件类省赛C/C++_B组试题

第十三届蓝桥杯研究生组真题

蓝桥杯线上考试手册下载