摘要：通过分析ISO/IEC 7816-3传输协议,设计该符合协议标准的接触式智能卡控制器,实现对字符传输和块传输这两种不同传输方式的智能卡的支持。该控制器集成于基于AMBA总线的Garfield系列芯片SEP4020中,采用硬件描述语言(verilog)实现。利用EDA工具VCS,Design Compiler对该控制器进行仿真、综合。设计采用Altera公司的FPGA进行验证,并采用SMIC 0.18μm工艺流片成功。在阐述该控制器设计原理的基础上,进行模块划分和具体设计,最后给出仿真、综合和FPGA验证结果。 　　智能卡(Smart card)通常指一张给定大小的塑料卡片，上面封装了集

非常详细的ARM书，介绍了IIC SPI 485 MP3等软硬件电路和程序，很详细，入门的经典之作， 还有移植的ucos等，非常不错的。

包含了《嵌入式系统的微模块化程序设计：实用状态图C/C++实现》的英文版 （Practical Statecharts in C/C++ --- Quantum Programming for Embedded Systems）， 中文第二版《UML 状态图的实用C++设计》， 《用状态机原理进行软件设计》，《状态机原理及用法》和第一版《嵌入式系统的微模块化程序设计》的光盘

Practical Statecharts in C C++ Quantum Programming for Embedded Systems（嵌入式系统的微模块化程序设计-实用状态图C\C++实现）英文原版PDF，以及随书光盘。内附书籍源码和配套的软件和资源工具等。

2014年广东工业大学嵌入式系统试卷，是照片版本，做成PDF文档，比较清楚，可以参考一下，三分值了。

北邮研一嵌入式系统实验报告邝坚。

合肥工业大学嵌入式系统期末考试试卷

对于使用操作系统的嵌入式系统来说，嵌入式系统软件结构一般包含4个层面

随着半导体加工工艺的发展，晶体管的特征线宽越来越小，现已降到数十纳 米数量级。这一变化趋势在提高芯片集成度的同时提高了晶体管的工作速度，但 也加剧了晶体管阂值电压的波动，给SRAM的设计带来新的挑战。 论文以提高速度、降低功耗、减小面积和抑制工艺波动为主要目标，通过研 究65nmSRAM的结构，最终设计完成了一块1024x32的SRAM，其版图面积为 0.0376m耐，带Rc的后仿真的平均工作电流为4.3mA，cLK到Q的时间为 0.548ns。论文的主要研究内容如下: 一、分析研究了SRAM的多路选择架构。从理论上分析了SRAM多路选择 架构中一级架构和二级架构及其相应单边结构和双边结构的性能，指出随着灵敏 放大器特征数字的增加，二级架构的性能相对于一级架构的优势越来越明显;二 级架构的最优结构出现在其两级译码的两个特征数字相近时。该最优两级架构最 多可以使SRAM读取时间比传统一级架构减少33.6%。 二、分析研究了SRAM的时钟电路。从概率学角度分析比较了两种主流的 放电电路的性能，并通过100，000次蒙特卡罗的仿真证明了分析结果，最终选用 较优的一种构建了时钟电路。这个时钟电路很好地实现了SRAM各部分的协同 工作，并且具有在流片后再调节SRAM性能的功能。 三、分析研究了SRAM的译码电路。指出了译码电路设计中要考虑的众多 因素，说明了减少功耗、增加存取速度的译码电路的设计方法，分析介绍了logica effort理论在译码电路设计中的应用。并为非对称逻辑门建立了电路模型，分析 了其优势，指出了其在译码电路中的作用。

着FPGA单片可编程容量的日益增大，传统的嵌入式系统设计正在逐渐被片上系统所取代，用于数据通信的以太网片上系统设计也越来越备受关注，另外，通信数据采集的可视化及数据处理的简单化要求也越来越明显，基于这两方面，本文简要介绍了如何利用Xilinx公司的MicroBlaze微处理器软核，以及相应的嵌入式操作系统Xilkernel和Lwip协议功能函数，采用片上系统设计理念，来设计完成基于FPGA的嵌入式以太网与Matlab通信平台的数据传送交互系统。