对于码分多址的扩频通信方式而言，只有当接收端本地伪码与发端伪码处于相同相位状态时，有用的信息才能被解出。因此，扩频序列相位的捕获与跟踪是扩频通信系统的关键，而伪码序列相位的捕获尤为重要。滑动相关法是常用的方法之一。扩频通信系统要求实时性，以及较高的数据处理速度，这正是FPGA的优势。所以在扩频通信系统中，大量应用FPGA芯片作为前级处理芯片。

基于FPGA实现数控步进电机多轴连动rar,基于FPGA实现数控步进电机多轴连动

基于FPGA的FFT信号处理器的设计与实现，本文主要针对基．16顺序处理的FFT处理器的FPGA实现进行了研究，涉及算法选取、处理器结构设计、寄存器传输级(RTL)设计、系统仿真、FPGA实现和系统测试。

Matlab代码verilog FPGA_Wave_Generator 基于FPGA的仿真单光子探测器 对于单光子探测器的不同应用，通过在软件仿真建模中使用MATLAB，在硬件仿真中使用FPGA，根据单光子探测器的性能，调整FPGA波形产生的输出信号。 我提供了verilog和matlab源代码。 您可以将其添加到您的Quartus或Vivado项目中。 它需要Matlab / Quartus或Vivado 如果您能看到我的项目，希望它能对您的项目有所帮助。 傅立叶X9

FQPSK 是一种具有高频谱效率和高功率效率的调制方式。本文主要研究了FQPSK 的调制解调原理, 并 在软件无线电架构的思想上, 使用Ver ilo g HDL 语言进行了各个模块的设计, 提出一种基于FPGA 的FQPSK 调制 解调实现方案, 给出实现的模块框图、硬件仿真结果与测试波形, 其结论与计算机仿真结果相符, 同时也验证了 FQPSK 的频谱优越性。这种FPGA 实现方案具有高度集成、配置灵活等

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基 于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及 动态可重构技术的原理,并在此基础之上选取Virtex24系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理 器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构。这种实现 方法具有较强通用性和适于模块化设计等优点。

本论文是一篇关于如何基于FPGA平台进行卷积码编码和viterbi译码的过程论文，让你能更好完成相关卷积码编码译码的设计仿真等。

此项目对基于FPGA的RS（255，223）串行编码进行实现实现

数据采集在现代工业生产及科学研究中的重要地位日益突出，对实时高速数据采集的要求也不断提高。在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中，都要求进行高速、高精度的数据采集。这就对数据采集系统的设计提出两个方面的要求：一方面，要求接口简单灵活且有较高的数据传输率；另一方面，由于数据量通常都较大，要求主机能够对数据做出快速反应，并及时分析和处理。 　　实现数据采集与传输，可选择如下3种方法： 　　①使用传统的串／并口。传统的串口(如RS232)，其传输速率为几十kb／s到100 kb／s，而系统所要求的数据传输速率很高，而且还要实现数据的采集与传输同步进行，串口的速率远远达不到实

本测频系统中采用的测频原理是相检宽带测频技术。在频率测量中，设标频信号为 f0 ，被 测信号为 fX ，则 f0=A · fC ， fX=B · fC ， A 、 B 是两个互素的正整数，称 fC 为 f0 和 fX 的最大 公因子频率 fmax c ，其倒数为两频率的最小公倍数周期 Tmin c 。如果这两个信号的周期稳 定，它们之间的相位差变化也具有周期性，周期即为 Tmin c 。设两信号的初始相位差为 0 （即初始相位重合 ） ，则经过 N · Tmin c(N 为正整数）之后，它们的相位又会重合。因此 ， 在 一个或多个 Tmin c 内对被测信号 fX 和标频信号 f0 分别计数得 NX 和 N0 ， 则被测信号的频 率可由式 fX= f0 · NX/ N0 得出 。 在相位重合检测的测频电路中 ， 测量的门时信号受单片机设 置的参考门时以及被测信号和标频信号的相位重合点的共同控制 ， 但实际测量闸门的开启与 闭合同被测信号和标频信号的相位重合点同步，这样能够有效的消除传统测频方法中 ± 1 个 字的误差。 注 ： 此 IP 经过 Altera 公司的 CycloneIII 系列 ep3c25 的 FPGA 验证 ， 时序满足 ， 测试频率可 达到此 FPGA 的最高频率 160Mhz ，但未经过硅验证。