在电机控制等许多应用场合,需要产生多路频率和脉冲宽度可调的PWM波形。本文用Altera公司FPGA产品开发工具QuartusⅡ,设计了6路PWM输出接口,并下载到FPGA,实现与CPU的协同工作。

文章详细地介绍了直流电机的类型、结构、工作原理、PWM调速原理以及FPGA集成芯片。并对直流电机PWM调速系统方案的组成、硬件电路设计、程序设计及系统仿真分别进行了详细的叙述。拟开发的直流电机PWM调速装置具有调速范围宽、低功耗、可实现在线调试等特点。本系统是以FPGA为其控制核心，输入电路以键盘作为输入方式向FPGA控制系统发出控制命令，以有源晶振构成的时钟电路发出信号。控制系统接收命令后直接向H型桥式驱动电路发出PWM控制信号。输出电路主要实现正反转、起停控制、速度在线可调功能。本设计已通过了实验仿真。 关键词：直流电机；PWM；FPGA；有源晶振

目前，基于软件无线电的数字接收机，其定时同步主要采用异步采样恢复，即采样时钟独立工作，通过估算定时误差，控制内插滤波器内插出采样时刻的值。常用的定时误差估计算法主要有：迟早门算法、米勒-穆雷算法、Gardner算法。其中迟早门算法和米勒-穆雷算法都对载波相位敏感。Gardner算法[1]每个符号需要两个采样点，虽然计算量比米勒-穆雷算法稍大，但对载波频偏和相位不敏感，可提前独立于载波同步完成，降低了系统复杂度。 　　QAM调制方式特别是高阶QAM调制因其较高的频谱利用率得到了广泛应用，但是高阶QAM数字接收机算法的运算量也相对较大。随着FPGA芯片集成度的提高，现在可以在像Altera Cy

MUSIC算法中频谱峰值搜索的研究及FPGA实现

论文，酉变换步进搜索求根MUSIC算法及其FPGA实现，对初学者有用

FPGA实现的锁相环程序 利用原理图和VHDL等实现锁相环技术

文中所述的基于电路分割技术的查表法，实现通信系统发送端根升余弦滚降成形滤波器的FPGA实现方法简单可行，且当截断码元数目增多时或码内样点数目增加时，仅通过改变地址移位寄存器的长度或计数器的长度与ROM的长度即可，不至于使电路的复杂度成倍增加。

HDLC协议RS-485总线控制器的FPGA实现

用FPGA实现了512点的FFT运算，其中有完整的源代码，适合作为FFT实现的参考程序。

FPGA实现低通滤波器（内含完整的FPGA代码）