作为赛灵思用户论坛的定期访客，我注意到新用户往往对时序收敛以及如何使用时序约束来达到时序收敛感到困惑。为帮助 FPGA设计新手实现时序收敛，让我们来深入了解时序约束以及如何利用时序约束实现FPGA 设计的最优结果。
2021-09-26 10:13:32
247KB
1
Static timing analysis for nanometer designs_ a practical approach-Springer PDF
Rakesh Chadha, J. Bhasker (auth.)-Static timing analysis for nanometer designs_ a practical approach-Springer US (2009)
2021-09-25 15:16:25
4.71MB
1
视频电子标准协会（Video Electronics Standards Association, VESA）
2021-09-24 18:02:20
754KB
1
将51上的例程移植到stm32上，使用软件模拟时序，能实现基本的指令和数据的写入。之前传过一个有人说没有.h文件不能用。这次把.h加上（由于当时写作习惯不好，里面有很多没用的），但是由于是以前的程序了就不做实验了，应该是能用的。
2021-09-24 17:05:26
6KB
1