FPGA时序约束方法,时钟产生和分发设计指南(中文版) 完美时序
2021-07-16 18:12:21 1.66MB FPGA
1
FPGA时序分析和时序约束详细讲解
2021-07-14 09:01:15 3.95MB fpga 时序分析 时序约束
1
FPGA时序分析中遇到高扇出如何优化
2021-06-21 09:06:32 321B FPGA 时序优化 高扇出
1
本系列教程的宗旨是在力求全面介绍Altera及其QuartusII软件原理的基础上,对何如使用Altera FPGA进行基础设计、时序分析、验证、优化四大方面进行讲解。本篇为时序篇,推荐用两天时间掌握。其余的,基础篇需一天,验证、优化各需两天,一共七天。
2021-06-14 16:23:43 16.31MB FPGA 时序
1
线阵 CCD 驱动的FPGA时序设计希望有帮助
2021-05-31 18:39:13 413KB 线阵 CCD 驱动
1
1.Synplify工具使用指南  2.华为小数分频  3.coding style  4.FPGA技巧Xilinx  5.华为Verilog约束 6.VerilogHDL华为入门教程 7.Verilog典型电路设计 8.VHDL设计风格和实现 9.华为_大规模逻辑设计指导书 10.华为FPGA设计规范 11.华为FPGA设计流程指南 12.华为面经 13.华为同步电路设计规范 14.静态时序分析与逻辑 15.是中投传技术白皮书 16.硬件工程师手册
2021-05-14 23:17:52 7.65MB 华为 fpga 时序分析 Synplify
1
Visio用来画波形图的几个形状库:包括FPGA DESIGN,逻辑组件,时序组件,状态机组件。
2021-04-17 17:00:06 157KB visio 时序图插件,Visi
1
包括状态机组件、逻辑组件、FPGA_DESIGN,有各种时序图组件,可随意编辑,适合论文、专利编辑使用。
2021-04-11 12:08:57 139KB FPGA时序图 visio
1
内含XILINX关于时序约束的官网文档(英文),以及两份时序约束经典透彻中文教程。
2021-04-03 18:00:42 3.66MB FPGA 时序约束
1