文中在考虑锁相环产生的本振信号存在相位噪声的情况下，针对计算扩频系统的接收灵敏度，采用了分析扩频与非扩频系统收发器接收端灵敏度的计算方法，通过接收机灵敏度计算基础理论推导，得出在考虑本振信号存在相位噪声时扩频系统接收灵敏度的计算方法；最后对推导出的灵敏度计算结果进行了总结分析，并得出接收灵敏度与相位噪声、热噪声、带宽、接收端的噪声指数、输出最小信噪比以及扩频增益的关系。

sys clk = 25m, baud 9600 停止位1， 无校验位； 代码实现了串口自收发功能，及把从 PC 收到的内容都发送会 PC, 其他波特率，自行修改代码即可，在 alter 的FPGA 上调试通过；

这篇文章回顾了可批量生产的10W无线充电系统的实现方式，并提供了与系统性能优化有关的系统设计指南。我们还给出了一些已经在10W应用中成功测试的收发器 (TX) 和接收器 (RX) 线圈的示例。

运用DDS原理，进行任意波形发生器的设计，使得任意波形发生器兼顾DDS的优点。设计中通过实现DDS模块与单片机接口的控制部分将频率控制字由单片输入到输入寄存器模块，由相位累加器模块对输入频率控制字进行累加运算，输出作为双口RAM的读地址线，读数据线上即输出了波形幅度量化数据。其中双口RAM的内容由单片机进行更新，从而实现任意波形的发生。本设计中的相位累加器采用了8级流水线结构借助前5级的超前进位的方法，使得编译的最高工作频率由317．97MHz提高到336．7MHz，实现了任意波形的发生，节约了成本，提高了开发周期，具有可行性。

TJA1050 高速CAN总线收发器.PDF

支持RGMII的千兆位以太网收发器 特性 • 单芯片10/100/1000 Mbps以太网收发器，适用于 IEEE 802.3应用 • RGMII 时序支持符合 RGMII 版本 2.0 规范的片上延 时，并且具有外部延时编程选项以及用于对TX和 RX时序路径进行调整和校正的编程选项 • 具有3.3V/2.5V/1.8V耐压I/O的RGMII • 可 自 动 选 择 最 高 链 路 接 通 速 度（10/100/1000 Mbps）和双工模式（半双工/全双工）的自动协商 功能 • 用于差分对的片上端接电阻 • 支持 3.3V单电源操作的片上 LDO控制器 ——只需 一个外部FET即可为内核生成1.2V电压 • 支持最大16 KB的巨型帧 • 125 MHz参考时钟输出 • 用于在未连接线缆时降低功耗的电能检测掉电模式 • 支 持 节 能 以 太 网（Energy Efficient Ethernet， EEE），可实现低功耗空闲（Low-Power Idle， LPI）模式和时钟停止功能（对于100BASE-TX/ 1000BASE-T），并且提供10BASE-Te选项以降低 发送幅值 • 支持 LAN唤醒（Wake-On-LAN， WOL），并具备 稳健的自定义数据包检测功能 • 用于指示链路、活动和速度的可编程LED输出 • 基线漂移校正 • Quiet-WIRE® EMI降低技术 • LinkMD®基于TDR的线缆诊断，可用于识别有故障 的铜缆布线 • 信号质量指示 • 支持参数化NAND树，可用于检测芯片I/O和电路板 之间的故障 • 用于诊断的环回模式 • 自动MDI/MDI-X交叉，可在所有工作速度下检测和 校正对交换 • 自动检测和校正对交换、对偏移和对极性 • 用于PHY寄存器配置的MDC/MDIO管理接口 • 中断引脚选项 • 掉电模式和节能模式 • 工作电压 - 内核（DVDDL、 AVDDL 和 AVDDL_PLL）： 1.2V（外部FET或稳压器） - VDD I/O（DVDDH）： 3.3V、 2.5V或1.8V - 收发器（AVDDH）： 3.3V或2.5V • 通过AEC-Q100 3级（KSZ9131RNXU）和2级 （KSZ9131RNXV）汽车应用认证 • 48引脚QFN（7 mm x 7 mm）封装 目标应用 • 激光器/网络打印机 • 联网存储（Network Attached Storage， NAS） • 网络服务器 • 板载千兆局域网（Gigabit LAN on Motherboard， GLOM） • 宽带网关 • 千兆位SOHO/SMB路由器 • IPTV • IP机顶盒 • 游戏机 • 三重播放（数据、语音和视频）媒体中心 • 工业控制 • 车载网络

爱威轮 RS232串口转CAN总线收发器说明书rar,爱威轮 RS232串口转CAN总线收发器说明书

CAN总线收发器TJA1050数据手册，大家要支持呀，混口饭吃!!

收发器（Transceiver） 收发器即调制解调器 调制：发射时基带信号加载到射频信号 解调：接收时射频信号过滤出基带信 Transceiver根据其工作频率可分为：单频、双频、三频等 Transceiver根据其中频特征可分为有中频、零中频、近零中频等 以DB2009为例介绍Transceiver UAA3535的内部结构

引言 　　传统收发器设计中，50 Ω单端接口广泛用于射频和中频电路。当电路进行互连时，应全部具有匹配的50 Ω输出和输入阻抗。然而在现代收发器设计中，差分接口常用在中频电路中以获得更好的性能，但实际设计过程中，工程师需要处理几个常见问题，包括阻抗匹配、共模电压匹配以及复杂的增益计算。了解发射机和接收机中的差分电路对优化增益匹配和系统性能很有帮助。 　　1  差分接口优势 　　差分接口有三大主要优势。首先，差分接口可抑制外部干扰和接地噪声。其次，它可以抑制偶次阶输出失真。这对于零中频（ZIF）接收机非常重要，因为出现在低频信号中的偶次阶成分无法滤除。第三，输出电压可达到单端输出的两倍，从而