(2)阵元数及信号源数对分辩力的影响
①信噪比SNR=40dB，均匀线阵，阵元间距为0．05m，3个一维信号入射角
分别为30。、400、500，改变阵元数的情况。
图3．5阵元数M=6对应的空间谱 图3．6阵元数M=5对应的空间谱
图3．7阵元数M=4对应的空间谱 图3．8阵元数M-3对应的空间谱
②信噪比SNR=40dB，均匀线阵，阵元数M=6，阵元间距为0．05m，信号为
一维信号，改变信号源数的情况。
2022-03-17 21:56:33
2.74MB
1
着重讨论基于FPGA的64点高速FFT算法的实现方法。采用高基数结构和流水线结构，大大提高了FFT处理器的运行速度。同时块浮点结构的引入，也大幅减少了浮点操作占用FPGA器件的资源数目，兼顾了FPGA高精度、低资源、低功耗的特点。从实验结果看，该方法可以满足高速实时处理数字信号的要求。
2022-03-08 21:55:51
78KB
1
用C++实现了快速傅里叶变换FFT，并且用matlab自带的fft函数测试结果非常吻合，最后用FFT对一幅图像进行测试。代码中含有详细的解释，并且还有位图的格式，读写位图的操作。
2022-02-13 13:15:49
100KB
1
包含2个c代码和一个pcm资源文件。
512点的fft变换，
440.pcm是16位单声道的pcm数据，采样率是44100hz，声音是一个低频正弦波
main函数读入512个short形采样点（方括号），然后进行快速fft变换，
变换后的结果是各个频率下面的幅值，可以用于显示柱状频普，（圆括号）。
2022-02-09 13:00:41
115KB
1
本书可供通信、视频等信号处理领域的工程技术人员、研究人员参考使用，也适用于相关专业本科高年级学生和研究生，以及教师和自学者。
2022-01-21 18:53:31
42.15MB
1
快速傅立叶变换(FFT)作为时域和频域转换的基本运算，是数字谱分析的必要前提。传统的FFT使用软件或DSP实现，高速处理时实时性较难满足。FPGA是直接由硬件实现的，其内部结构规则简单，通常可以容纳很多相同的运算单元，因此FPGA在作指定运算时，速度会远远高于通用的DSP芯片。FFT运算结构相对比较简单和固定，适于用FPGA进行硬件实现，并且能兼顾速度及灵活性。本文介绍了一种通用的可以在FPGA上实现32点FFT变换的方法。
2022-01-18 09:15:53
7.98MB
1