描述
PMP10601 参考设计提供为 Xilinx:registered: Zynq:registered: 7000 系列 (XC7Z015) FPGA 供电时所需的所有电源轨。此设计使用多个 LMZ3 系列模块、多个 LDO 和一个 DDR 终端稳压器提供为 FPGA 供电时所需的所有电源轨。它还具有一个用于加电和断电排序的 LM3880。此设计采用 12V 输入电压。
特性
提供 Xilinx:registered: Zynq:registered: 7000 系列 (XC7Z015) 所需的所有电源轨
设计已经过优化,支持 12V 输入
板载加电和断电排序
支持 DDR3 存储器件
模块设计,使用方便
2023-03-03 14:34:16
9.66MB
开源
电路方案
1