EDA速度和时序优化PPT:流水线设计、寄存器配平、关键路径

用各种UML图来描述图书管理系统同时有书籍的添加删除等等

介绍VESA的VGA时序标准，VESA and Industry Standards and Guidelines for Computer Display Monitor Timing (DMT) Version 1.0, Revision 10 October 29, 2004

时序分析的经典教材，结合R

主要讲解数据挖掘 中用于分类的时序数据特征提取方法，很好的学习资料

13.1 时序特性 表 248. SPI 时序特性 符号 参数 条件 最小 典型 最大 单位 tSCKL SCK 低电平时间 50 - - ns tSCKH SCK 高电平时间 50 - - ns th（SCKH-D） SCK 高电平到数据输入保 留时间 SCK 到变动 MOSI 25 - - ns tsu（D-SCKH） 数据输入到 SCK 高电平建 立时间 变动 MOSI 到 SCK 25 - - ns th（SCKL-Q） SCK 低电平到数据输出保 留时间 SCK 到变动 MOSI - - 25 ns t（SCKL-NSSH） SCK 低电平到 NSS 高电平 时间 0 - - ns tNSSH NSS 高电平时间 通信前 50 - - ns 备注: 若要在一个数据流中发送多个字节，NSS 信号在发送过程中必须为低电平。若要发送多个数据流， 各数据流间的 NSS 信号必须为高电平。 表 249. 高速与超高速模式下的 I2C 总线时序 符号 参数 条件 高速 超高速 单位 最小 最大 最小 最大 fSCL SCL 时钟频率 0 400 0 1000 kHz tHD;STA 停留时间（重复）起始条件 在此周期后，生成 第一个时钟脉冲 600 - 260 - ns tSU;STA 重复起始条件的建立时间 600 - 260 - ns tSU;STO 停止条件的建立时间 600 - 260 - ns tLOW SCL 时钟的低周期 1300 - 500 - ns 图 34. RX 引脚输入电压

本人时序数据分析学习分享

这个是时序约束的学习资料，对工作与学习是有帮助的哦。

用普通引脚模拟I2C时序读写从机寄存器中的数据，通过uart打印出来，从机是传感器VCNL3020，也可改成24c02。

学生选课时序图 * 返回