本文给出了基于 Xilinx Zynq 的软硬件协同设计的实时图像处理系统理论分析和实验验证。 设计的系统实现了 320*240 图像的实时灰度转换、边缘检测、模糊和锐化处理。本文设计的卷积协处理器通过内置的锁相环工作频率在150 MHz，单帧图像像素为 76800（320*240）， 单像素每时钟周期率下，一帧图像的处理时间约为 0.51 mS，对应的的协处理器的图像处理能力能够高达近 2000 FPS(帧/秒)，但是采用的 AXI 总线传输一帧图像需要 25mS，因此系统能够完成 40 FPS 的实时吞吐量。

这个版本已经除去水印和版权提醒信息，默认页面设置也改为了单页连续 FPGA-Based Prototyping Methodology Manual - Best Practices in Design-for-Prototyping Written by Synopsys & xilinx

zynq-7000官方数据手册（英文版）

此破解文件xilinx_ise.lic适用于xilinx_ISE13.1到13.4版本破解，破解过程参见博客《openrisc软核生成错误make: *** [orpsoc_mapped.ncd] Error 2的解决》

Xilinx_Unified_2021.2_1021_0703_Win64, Xilinx_Unified_2021.2_1021_0703是下载程序 Xilinx_Unified_2021.2_1021_0703_Win64可继续下载其他未下载的器件包 支持windows(xsetup.exe) & linux(./xsetup) 下载包支持器件SoCs系列(包括zynq-7000, zynq UltraScale+ ),7系列（Artix-7,Kintex-7,Spartan-7,Virtex-7）， 不支持UltraScale,UltraScale+.Versal ACAP以及工程样品，对应的器件包没有下载

XUP-Xilinx官网学习资源。内含部分个人学习心得。适合学习zedboard、zynq等，开发环境为vivado

xilinx spartan6 lx9开发板原理图，可作为设计开发参考。

PacoBlaze 整个项目源代码，可以直接使用。PacoBlaze 是开源的PicoBlaze CPU IP。

Xilinx公司FPGA配置方法分析及实现

verilog源代码-FPGA-XILINX