约束管理器是一个交叉的平台,以工作簿和工作表的形式在 Cadence PCB 设计流程中
用于管理所有工具的高速电子约束。约束管理器让你定义、查看和校验从原理图到分析到
PCB 设计实现的设计流程中每一步的约束。可以使用约束管理器和 SigXplorer Expert 开发电
路的拓扑并得出电子约束,可以包含定制约束、定制测量和定制激励。
本培训教材描述的主要是怎样在约束管理器中提取约束,并且约束如何与原理图和
PCB 的属性同步。本教材的内容是约束管理器、Concept HDL 和 PCB Design 的紧密集成的
集锦。
所谓约束就是用户定义的限制条件,当在板上走线和放置元件时会遵守这些约束。电子
约束(ECSets)就是限制 PCB 上与电行为有关的对象,比如可以设置某个网络最大传输延
迟为 2ns。
2021-12-09 11:19:40
1.59MB
技术
1