此平滑功能的优点在于它不需要任何参数-它可以自行找到最佳参数。 对于 100 个样本,计算仍然只需一秒钟。 此代码使用高斯实现 Nadaraya-Watson 回归算法。 回归的最佳设置是通过封闭形式的留一法交叉验证得出的。
2021-12-21 14:48:00 2KB matlab
1
快速傅立叶变换(FFT)作为时域和频域转换的基本运算,是数字谱分析的必要前提。传统的FFT使用软件或DSP实现,高速处理时实时性较难满足。FPGA是直接由硬件实现的,其内部结构规则简单,通常可以容纳很多相同的运算单元,因此FPGA在作指定运算时,速度会远远高于通用的DSP芯片。FFT运算结构相对比较简单和固定,适于用FPGA进行硬件实现,并且能兼顾速度及灵活性。本文介绍了一种通用的可以在FPGA上实现32点FFT变换的方法。
2021-12-21 14:35:35 7.98MB fpga 傅里叶变换(
1
非参数回归广泛应用于许多科学和工程领域,例如图像处理和模式识别。 非参数回归即将估计一个随机变量的条件期望: E(Y|X) = f(X) 其中 f 是一个非参数函数。 基于密度估计技术,该代码实现了所谓的 Nadaraya-Watson 回归算法,特别是使用高斯。 回归的默认带宽来自文献中建议的高斯密度估计的最佳弯曲宽度。 代码还可以处理丢失的数据。
2021-12-21 14:34:33 1KB matlab
1
OVL库 源代码 (ARM推荐) SOC中经常用到,希望可以方便到大家。 OVL
2021-12-21 11:11:33 1.46MB OVL库  源代码  ARM核
1
关于RSA IP的设计方法,1024位和2048位IP的设计方法
2021-12-21 10:41:08 7.6MB RSA IP
1
使用ZYNQ正点原子领航者v2开发板,在PL部分搭建 串口uart ip,并将其映射到com2上
2021-12-20 13:08:39 23.89MB ZYNQ FPGA
1
WISHBONE接口的UART(Verilog实现) 内部包含说明文档、源代码、测试平台和工程文件 学习verilong非常好的资料
2021-12-20 11:03:19 279KB UART 软核 verilog wishbone
1
为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGA IP的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1 024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。
2021-12-20 09:55:17 325KB FPGA;IP核;脉冲压缩;Matlab
1
人工智能大会上的“硬”黑科技.docx
2021-12-18 10:00:08 11KB
elm 和 KernelElm的matlab代码。 详情见gitee项目地址: https://gitee.com/wllw7176/ELM-matlab 获取方法:: git clone https://gitee.com/wllw7176/ELM-matlab.git
2021-12-17 18:02:42 2.27MB Elm KElm 极限学习机 核极限学习机
1