FPGA电子时钟 用verilog语言 可实现时间调节 时间暂停 利用计数分频器 状态转移图
2019-12-21 19:44:16
6KB
1
有完整的代码，也有设计好的完整的程序工程， 拿到手后可以直接在Quartus2上运行，还附有设计报告，包含连接图和仿真图！
2019-12-21 19:39:10
3.89MB
1
单片机电子时钟设计 ，DOC文档，对应的程序源码在http://download.csdn.net/detail/cxp2205455256/8183217
2019-12-21 19:37:06
982KB
1
一、设计内容
（利用QuartusⅡ软件，使用VHDL语言完成数字电子时钟的设计）
二、设计要求
1、具有时、分、秒的计数显示功能
2、具有清零功能，可对数字时钟的小时、分钟进行调整
3、12小时制和24小时制均可
三、总体实现方案
四、设计的详细步骤
五、总结
2019-12-21 19:34:32
4.04MB
1