使用MATLAB实现数控加工中的逐点比较法直线插补,输入终点坐标,动态展示逐点比较法插补过程。终点坐标用正整数表示,实际储存时再用象限加以区分
2022-11-23 12:25:33 66KB MATLAB 数控加工 直线插补
1
此处为英语四级1800核心词汇,全部记住基本上对付四级就够了。
2022-11-23 09:14:58 39KB 英语
1
HTML静态网页设计作业,采用DIV+CSS布局,共有多个页面,首页使用CSS排版比较丰富,色彩鲜明有活力,顶部导航及底部区域背景色为100%宽度。都是给学生定制的都符合学校或者学生考试期末作业的水平,有的有js,有的视频+音乐+flash的等元素的插入。 原生(HTML+CSS+JS),网页作品代码简单,可使用任意HTML编辑软件(如:`Dreamweaver、HBuilder、Vscode 、Sublime 、Webstorm、Text 、Notepad++` 等任意html编辑软件进行运行及修改编辑等操作) HTML5期末考核大作业源码 包含 个人、 美食、 公司、 学校、 旅游、 电商、 宠物、 电器、 茶叶、 家居、 酒店、 舞蹈、 动漫、 服装、 体育、 化妆品、 物流、 环保、 书籍、 婚纱、游戏、 节日、 戒烟、 电影、 摄影、 文化、 家乡、 鲜花、 礼品、 汽车、 其他 可满足大学生网页大作业网页设计作业需求, 喜欢的可以下载! 【查看更多源码地址】:https://blog.csdn.net/bigwhiteshark?type=blog
1
networkx 书中代码实现 书中p165,networkx和matplotlib结合使用可视化wordnet的网络结构(语义网络) import networkx as nx import matplotlib from nltk.corpus import wordnet as wn def traverse(graph, start, node): graph.depth[node.name] = node.shortest_path_distance(start) for child in node.hyponyms(): graph.add_edge
2022-11-22 20:46:45 77KB dn net OR
1
(完整word版)三菱PLC四层电梯课程设计.doc
2022-11-22 17:19:21 1.44MB (完整word版)三菱PLC四层
1
这是一个 基于深度学习的卷积神经网络的四种动物识别案例分享(含数据集)。数据集含有上千张 四种动物 的图片。欢迎大家下载。
在主持人按下开始键之前,数码管只显示默认的图像“8”,并且各位选手处的二极管全部处在熄灭状态。 按下开始键之后,单片机开始倒计时,数码管显示倒计时时间。 如果有参赛者率先在规定时间内抢答成功,则选手开关处的二极管点亮,倒计时停止,变为答题时间倒计时。 如果有参赛者在主持人未按抢答器之前抢答,则蜂鸣器发出报警,并且选手按键处二极管点亮,提示该选手犯规。 如果在规定时间内无人抢答,当倒计时结束时此题作废。 无论是在规定时间内有人按键、无人按键或有人抢答,都需要主持人再按一下复位键,之后电路复位,回到初始状态,进入下一轮抢答。
2022-11-22 12:37:53 190KB 四路抢答器
1
2020年省市县镇四级MYSQL的sql文件
2022-11-22 10:58:48 2.91MB mysql java 地区 省市县
1
四轴伺服驱动器EtherCAT通信协议研究与实现
2022-11-21 18:18:42 16.14MB ethercat
1
西工大计算机学院计算机数字逻辑实验报告,最近发现之前上传的部分资源下载,这里给出实验四的报告供同学们参考,报告中给出实验截图还有相关设计, 供各位同学参考 下面给出部分的实验内容: 掌握可综合Verilog语言进行状态机设计及测试验证; 2. 学习如何在FPGA进行设计实现。 安装开发工具ModelSim、Quartus的PC机、Altera DEII-115实验箱 1. 跑马灯设计及FPGA实现(run.v) 2. 有限状态机设计(教材Figure 6.86) 1.Quatusll使用流程 Quatusll的使用我们需要完成的是前面的七个步骤,分别是 第一步:编码 用文本编辑器正确编写源文件(本例run.v),并经modelsim仿真确认该电路设计正确. 第二步:新建工程 新建工程New project (注意工程名和设计文件的module名保持一致),选择和开发板一致的FPGA器件型号(本课程为Cyclone IV E系列EP4CE115F29C7) 第三步:添加文件 Add to project,将全部源文件 (本例run.v)添加到工程中 第四步:编译 Start
2022-11-21 18:15:47 972KB 西工大 数字逻辑 verilog 仿真
1