外接50M晶振，可分频为20、10、5、1KHz的占空比为50 的递减分频

支持任意正整数分频，该算法为平均分频，奇偶分频占空比均为50%

数字逻辑电路 《用移位寄存器分频》习题及参考答案.docx 学习资料 复习资料 教学资源

基于FPGA的任意小数分频器的设计.pdf

数字逻辑课程实验，logisim支持的circ文件，包含模6至模41分频器（用于秒表制作），将logisim软件产生的频率划分为合适的大小，以保证计数器做的秒表能按照精确的时间计时。

微机原理与接口课程设计中要做的课题有分频器 汉字显示器 计时时钟 数字温度计 随机抽奖器 远程监控系统的报告和源码。

题目：设计一个十字路口交通灯控制器： （1）在A、B方向各设一组红、绿、黄和左转交通等（用 LED灯表示），两个方向信号灯亮灭顺序以及持续时间如下： 绿灯 55s 山黄灯山左拐灯20s山黄灯山 红灯 40s 山黄灯山 A方向公 5s个 1 ss1 15s小 10s 5s B方向代 红灯 80s 绿灯25s 个黄灯个左拐灯个黄灯 （2）每个方向设一组数码管，以倒计时方式显示剩余时间。 （3）当各路出现特殊情况时，各方向全为红灯，倒计时停止。 共计四个部分：顶层文件+分频模块+状态控制模块+BCD显示模块（各自存成.V文件，就是新建Verilog HDL FILE文件） 配置管脚看截图，编译软件：Quartus II 13.0 仿真设备：EP4CE115F23C7 全网最详细，手把手教学！

VHDL分频器设计，多种方式 挺好的 值得一看

初步学习Quartus软件时，了解各种触发器的机理、用软件进行仿真，看波形图。 Dff芯片 集成d 触发器，单独触发器 7474芯片D触发器 74112 J、K触发器 Tff T触发器 二分频触发器：时钟每触发2个周期时，电路输出1个周期信号。 比如用一个脉冲时钟触发一个计数器，计数器每计2个数就清零一次并输出1个脉冲，那么这个电路就实现了二分频功能。 四分频触发器： 两个D触发器级联实现四分频电路，原理：来一个时钟脉冲,D端数据就被送到输出端Q,同时输出一个反向数据到Q非端，下一个时钟脉冲到,重复上面过程,但数据己被取反，由此每两个时钟，Q端数被取反一次，由此得到二份频，继而得到四分频。

对芯片的管脚 原理以及应用有着详细的论述