a 数字频率计VHDL程序

在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0（数字信号时钟源）输入，经过检测后测得的频率值用数码管 1~8显示

该文档详细介绍了数字频率计的设计要求，测量原理，系统地描述了系统方案以及硬件分析，随后分析了电路的工作原理。并对电路的软件设计部分也做了详细的阐述。适合本科生进行参考。

现代EDA技术的基本特征是采用高级语言描述，具有系统级仿真和综合能力.而VHDL语言有强大的行为描述能力和多层次的仿真模拟，程序结构规范，设计效率较高，利用VHDL语言和CPLD器件设计数字频率计，具有硬件电路简捷，体积小，设计灵活，性能稳定的优点。

基于EDA技术设计4位十进制数字频率计的系统方案基于EDA技术设计4位十进制数字频率计的系统方案

基于谐振式光纤陀螺差频检测的高精度频率计设计_陀螺.docx

硬件电路图，带有硬件调试，方便快捷，好用实惠

大四上唐续老师的EDA实验课，包括单片机、FPGA（Verilog和VHDL）、以及SOPC方式实现的三种方式频率计

利用EDA,设计频率计的课程设计报告,包括程序!!!

(课程设计，参考资料)测频一直以来都是电子和通讯系统工作的重要手段之一。高精度的测频仪和频率发生器有着广阔的市场前景。以往的测频仪大都在低频段利用测周的方法、高频段用测频的方法，其精度往往会随着被测频率的下降而下降。该多功能频率计的设计是针对已有测频技术的特点及存在问题，推出基本原理和方法，设计检测精度高、便于实施且设备构成又比较经济的一种检测仪器。基于测频原理的频率计的测量精度将随被测信号频率的降低而下降，在实习应用中局限性大，而等精度频率计不但有较高测量精度，且在整个频域内能保持测量精度恒定。具有外围电路简单,程序修改灵活和调试容易等特点。本文主要论述了利用FPGA进行测频计数，单片机实施控制实现多功能频率计的设计过程。