基于Verilog_HDL的UART串行通讯模块设计及仿真串行接口是连接FPGA和PC机的一种简单方式。这个项目向大家展示了如果使用FPGA来创建RS-232收发器。
2024-01-16 02:19:44 996KB UART 串行通讯
1
基于脉宽阶梯调制的开关电源的设计与仿真研究,李静,张晓,脉冲阶梯调制技术(PSM)是将阶梯调制(SM)技术和脉宽调制(PWM)相结合的一种技术,对于高电压大功率电源系统调制有重要的应用价值。基于P
2024-01-10 20:27:06 319KB 首发论文
1
multisim实例-交流小信号晶体管放大器
1
煤矿巷道支护的形式是多种多样的,而在对支护体系的相关参数进行设计时,必须充分考虑各方面的影响因素,如巷道围岩性质、支护形式、应力变化等,这些数据的分析和处理十分复杂,可以通过构建神经网络模型的方式来实现。结合某煤矿的实际情况,对基于MATLAB的BP神经网络模型在巷道支护参数设计中的应用进行了分析,希望能够为煤矿巷道支护体系的设计提供一些参考依据。
2023-12-01 18:45:02 206KB MATLAB BP神经网络 支护参数
1
根据半导体集成电路、利用Hspice软件以及数字电路等课程的知识,使用集成电路CMOS工艺完成触发器的设计,熟悉和掌握集成电路芯片电路设计及模拟方法和技巧。 1、设计如图1所示用传输门构成的电平触发D触发器,和图2所示的边沿触发器 2、写出详细的电路原理分析; 3、编写Hspice网表文件,采用32nm的工艺; 4、进行电路瞬态波形仿真分析,进行功能验证; 5、改变负载,进行瞬态波形模拟,进行性能分析; 6、测量电路的功耗和延时,进行性能分析; 7、改变管子的尺寸,W或者L,再次进行瞬态波形,负载能力和功耗延时
2023-11-24 14:10:57 933KB 集成电路 课程设计 Hspice 边沿触发器
1
内容概要: 这个资源是一个FPGA课程设计项目,旨在通过设计实现一个示波器并将波形数据显示在显示器上。该项目提供了源码、设计文件和仿真文件,帮助学生学习和实践FPGA数字信号处理和显示技术。 该资源的内容概要如下: 源码:包含示波器与显示器综合设计的Verilog或VHDL源代码文件。这些源码描述了示波器的数据采集、信号处理和显示控制等功能模块。 设计文件:包括FPGA综合和实现所需的约束文件,用于指定时钟频率、引脚分配以及显示器接口等信息。 仿真文件:提供了对示波器与显示器功能进行功能仿真和时序仿真的测试文件。这些文件可以用于验证设计的正确性和性能。 适用人群: 这个资源适用于以下人群: FPGA学习者:对于正在学习FPGA的学生或爱好者,本资源提供了一个实际的项目示例,可以帮助他们理解数字信号处理原理,并学习如何将处理后的波形数据显示在屏幕上。 教育机构:教育机构可以将这个示波器与显示器综合设计项目作为FPGA课程的实践项目,让学生通过完成该项目来提高他们的数字信号处理和显示技术能力。 工程师和研究人员:已经具备一定FPGA设计经验的工程师和研究人员
2023-11-19 15:34:53 1.69MB FPGA Verilog
1
利用matlab实现对4ASK信号调制与解调的仿真,其中原消息代码频率为4620Hz,分别给出: (1)消息信号、4ASK信号和解调信号的波形; (2)给出4ASK信号在AWGN信道下的误码率和误比特率性能,并与理论值相比较。 内含matlab源代码和一份word格式的实验结果。
2023-11-15 17:01:46 324KB matlab 通信建模仿真
1
《运放设计宝典》之专题五共模反馈电路设计与仿真; 模拟集成电路的重要资料;
2023-11-15 15:52:09 1.04MB 共模反馈电路
1
这个是比较全的版本。高速电路设计与仿真分析+Cadence实例设计详解.待会把随书的光盘也上传!
2023-11-15 09:08:08 29.08MB
1
源码+仿真图+课程设计+资料 (1)计一个智力竞赛抢答器,可同时供8名选手或8个代表队参加比赛,他们的编号分别是0、1、2、3、4、5、6、7,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是S0—S7。 (2)给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。 (3)抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管行显示出选手的编号,同时扬声器给出音响提示。此外,要封锁输入电路,禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。
2023-10-11 13:55:47 1.73MB 单片机
1