为了充分利用USB2.0的带宽，解决数据传输时存在的速度瓶颈问题，提出了一种基于CY7C68013A的USB2.0高速接口设计方法。采用CY7C68013A的SLAVE FIFO工作模式，芯片内部CPU不参与数据传输，FPGA设计的外部控制电路直接读写芯片内部FIFO，有效避免了内部CPU参与数据传输时带来的时间开销，从而提高了传输速度。
2023-02-14 19:19:59
221KB
1
本文介绍一种基于多核数字信号处理器TMS320C6678的嵌入式双千兆网络接口，实现单个芯片连接两个千兆网口，这两个网口可以各自独立传输数据，也可以联合传输数据，提高了实际的数据传输速率。
2023-02-14 16:16:09
253KB
1
针对8核DSP TMS320C6678与外部设备进行数据通信的需求，以片上集成千兆以太网交换子系统为核心，选取芯片88E1111作为PHY设备，设计了千兆以太网通信接口的硬件电路。在嵌入式操作系统SYS/BIOS和网络开发环境NDK上，完成了以太网底层驱动和TCP/IP协议的程序设计。通过DSP与上位机进行以太网通信测试，证明了以太网接口电路硬件及软件的正确性和实用性。
2023-02-14 16:06:05
89KB
1
多核处理器由于其性能较高，一般用于较复杂的实现功能较多的应用场合，外接高速大容量的 ＤＤＲ３是硬件设计
需要解决的关键问题之一。本文以８核 ＤＳＰ芯片 ＴＭＳ３２０Ｃ６６７８为应用平台，介绍了该处理器外接 ＤＤＲ３的设计方法。
文中详细介绍了 ＤＤＲ３的硬件接口设计、稳定参考电源设计、复位和上电时序、针对 ＤＤＲ３的ＰＣＢ布线设计、ＤＤＲ３的初
始化以及读写 ＤＤＲ３的时序和方法
2022-12-27 10:27:49
886KB
1
通常，CAN-bus 总线采用差分信号传输方式，以双绞线作为物理层，需要有 2 根线作为差分信号线（CAN_H、CAN_L）。如果使用屏蔽双绞线，屏蔽层应被连接到 CAN_Shield
或外壳。
2022-11-29 21:38:17
1.12MB
1