RT1050EVKB开发板官方CANDENCE ARREGRO原理图PCB+BOM文件

DC110V转12V5V车载电源板PDF原理图PCB+生产BOM文件，可以做为你的设计参考了。

基于TP1272-S为前级制作的音频TDA2030功率放板PROTEL99SE设计原理图PCB+BOM文件,Protel 99se 设计的DDB后缀项目工程文件，包括完整无措的原理图及PCB印制板图，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。

CN3722太阳能充电模块A;LTIUM设计硬件原理图pcb++集成封装库+BOM文件，2层板设计，Altium Designer 设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品设计的参考。集成封器件型号列表：Library Component Count : 11 Name Description ---------------------------------------------------------------------------------------------------- CN3722 CON2_Left CON2_Right Cap1 Cap2 Diode Inductor LED LM2576-ADJ Res1 STM9435

5V8A 4端口USB充电器（HFC0500+MP6902 ）ALTIUM设计硬件原理图PCB+AD集成封装库+BOM,2层板设计，Altium Designer 设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品设计的参考。集成封器件型号列表： Library Component Count : 31 Name Description ---------------------------------------------------------------------------------------------------- BRIDGE RECT/GBU406 Diode;600V;4A CAP/0603 Ceramic Capacitor;25V;C0G;0603; CAP/0805 Ceramic Capacitor;25V;X7R;0805 CAP/1206 Ceramic Capacitor;630V;U2J CAP/DIP/OD10 *20 P5.0Electrolytic Capacitor;16V;Electrolytic CAP/ELECT/DIP/OD18.0P7.5Electrolytic Capacitor;400V;Electrolytic CAP/ELECT/DIP/OD5.3P2.0Electrolytic Capacitor;25V;Electrolytic;DIP CAP/FILM/L13.0W7.0/P10Capacitor;4000V;20% CAP/FILM/L8.1W5.0P5.0High Voltage Capacitor;1000V CONN/4PIN/2MM CONN/4PIN/2MM CONN/DIP/2PIN/9.5MM Connector Component_1_1 DIODES/DO-15 Diode;145V;1mA DIODES/DO-41 Diode;1000V;1A DIODES/SMA Diode;1000V;1A DIODES/SOD-123 Diode;200V;0.2A; DIODES/ZENER Zener Diode;82V;0.015A DIODES/ZENER/SOD-123Zener Diode;18V;5mA/500mW; FUSE/DIP/4.5*8.5P5.08Fuse;250V;3.15A HFC0300HS Chip;EP205404R0;1043;R0 IPP65R280E6 Mosfet;700V;0.28/10V;45;39 MP6902DS Chip;FA972992AR/W8;0949;R1 PC817A Photocoupler;1-Channel RES/0603 Resistor;1%;1/10W; RES/0805 Film Resistor;5%;1/8W RES/1206 Resistor;1% SUP90N10-8M8P N-Channel Mosfet;100V;8.8/10V;97;90 TL431/SOT23 Chip Wurth/40415 Inductor;10mH;710m;600mA Wurth/7448640416 Inductor;18mH;1.2 Ohm;0.5A X-CAP X-CAP

本工具系本人一手开发，并实际运行中，本工具实现工程BOM自动转成金蝶K3用的ERP BOM，实现两个功能：一，ERP物料表的导出，而ERP用BOM表的导出，使得原本半个小时的工作量，一分钟搞定。 本工具采用EXCEL VBA实现，工程密码：1234567890

LED大屏广告屏RGBS三色灯板PROTEL99SE 设计硬件原理图PCB++生产BOM+封装库文件,4层板设计，大小为250x250mm， Protel 99se 设计的DDB后缀项目工程文件，已在项目中使用， 包括完整无措的原理图及PCB印制板图，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。

SST86P542R+LM317T+K4S6416应用开发板板PROTEL99SE设计硬件原理图PCB+BOM文件,2层板设计，大小为157x131mm， Protel 99se 设计的DDB后缀项目工程文件，已在项目中使用， 包括完整无措的原理图及PCB印制板图，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。

按键+LED指示灯接口板PROTEL99SE设计硬件原理图PCB+生产BOM文件，2层板设计，大小为120x75mm， Protel 99se 设计的DDB后缀项目工程文件，已在项目中使用， 包括完整无措的原理图及PCB印制板图，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。

MINIUSB接口供电EPM240 CPLD三色LEDE灯爱心灯板Protel99se设计硬件原理图PCB+VERILOG 逻辑工程源码文件，硬件2层板设计，大小为66x57mm，Protel 99se 设计的DDB后缀项目工程文件，包括完整无措的原理图及PCB印制板图，已经制板测试使用，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。 CPLD芯片为MAX2系列中的EPM240T100C5，2版3色流水灯及灯闪DEMO QUARTUS逻辑工程文件，逻辑工程软件版本为 Quartus II 10.1 (32-Bit) timescale 1ns/100ps module love_heart( clk, resetb, key_in_a, key_in_b, led_out_b, led_out_r, led_out_g ); input clk; input resetb; input key_in_a; input key_in_b; output[23:0] led_out_b; output[23:0] led_out_r; output[23:0] led_out_g; reg[23:0] led_out_b; reg[23:0] led_out_r; reg[23:0] led_out_g; //*****************************led_counter********************************* reg[31:0] led_counter; always@(posedge clk or negedge resetb) begin if (!resetb) led_counter <=0; else led_counter <= led_counter +1'b1; end //*********************led_out_b********************************** always@(posedge clk or negedge resetb) begin if (!resetb) led_out_b <=24'hfffffff; else case(led_counter[28:25]) 4'h1: led_out_b <=24'h0000000; 4'h2: led_out_b <=24'hfffffff; 4'h7: led_out_b <=24'h0000000; 4'h8: led_out_b <=24'hfffffff; 4'h9: led_out_b <=24'h0000000; 4'ha: led_out_b <=24'hfffffff; 4'hb: led_out_b <=24'hfffffff; 4'hc: led_out_b <=24'hfffffff; 4'hd: led_out_b <=24'h0000000; 4'he: led_out_b <=24'hfffffff; default: led_out_b <= 24'hfffffff; endcase end //*********************led_out_r********************************** always@(posedge clk or negedge resetb) begin if (!resetb) led_out_r <=24'hfffffff; else case(led_counter[28:25]) 4'h3: led_out_r <=24'h0000000; 4'h4: led_out_r <=24'hfffffff; 4'h7: led_out_r <=24'h0000000; 4'h8: led_out_r <=24'hfff