使用Vivado完成级联型结构IIR滤波器Verilog HDL设计，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner
2019-12-21 19:45:28
223KB
1
附件为8阶（2*4）巴特沃兹iir低通滤波器c语言实现代码 无平台限值 可直接运行
详细滤波器系数已写在文件头
其中系数数组b、a由matlab的fdatool计算生成，具体系数对应方法可参考
http://bbs.21ic.com/icview-796204-1-1.html
2019-12-21 19:41:55
18KB
1
cic滤波器 的VHDL程序，完全的VHDL语言描述的5级级联CIC滤波器。可以取各种抽取倍数（num），当不使用时可以被旁路（bypass），时钟使能（clk_en）.抽取后的计算量小（flag）。
2019-12-21 19:34:12
3KB
1
ASP+JavaScript+SQL四级级联，及无限级级联，超级简单和空间我！我自己写的，有注释并且测试完整！有问题QQ：4321847.
1.class.sql创建分类数据库。
2.select4ji.asp是ASP实现的4级select联菜单。
3.classlist是分类级联的浏览，添加和修改。
2019-12-21 19:32:55
4KB
1