一个简单双核CPU的verilog实现(加中断、异常处理已通过实验箱验证)可以实现双核交替访存,提高访问存储器效率,同时可以通过内存数据区实现双核数据的共享。
2019-12-21 20:10:43 30KB 双核 verilog CPU 实验箱
1
FFT算法在FPGA上的verilog实现 详解 Implementation of Fast Fourier Transform (FFT) on FPGA using Verilog HDL
2019-12-21 20:09:39 727KB FFT verilog
1
verilog实现60进制计数器源代码及测试代码
2019-12-21 20:08:11 1KB verilog 计数器
1
基于cordic算法的NCO,包含matlab代码以及verilog代码与相关原理,亲测可用基于cordic算法的NCO,包含matlab代码以及verilog代码与相关原理,亲测可用基于cordic算法的NCO,包含matlab代码以及verilog代码与相关原理,亲测可用
2019-12-21 20:06:46 1.73MB verilog matlab cordic NCO
1
微机原理课程大作业,大家可以参考。由多个v文件组成,包括了ALU、控制器、存储器、各种寄存器、多路选择器、符号扩展器、流水线、冒险、前传都有。并且各文件的接口很清晰。
2019-12-21 20:02:47 27KB 处理器 流水线 32位 微机原理
1
基于FPGA的verilog实现的AMI码的编解码
2019-12-21 20:00:10 523KB AMI
1
用Verilog编写的电子琴,在fpga开发板上实现,单个按键,和多个按键一起按。
2019-12-21 19:56:17 5KB fpga
1
ise+modelsim下仿真实现DDS
2019-12-21 19:48:36 2.58MB verilog
1
讲解 sdram 的工作原理,以及使用 verilog HDL 语言描述 sdram控制器,其中包括 sdram 的初始化、刷新、读和写。 FPGA 自带的内部存储空间非常的有限,当需要存储大量数据时,一般是借助于外围的存储设备, sdram 就是常用的存储设备之一,因为掌握 sdram 的内部工作原理,以及描述 sdram 控制器是 FPGA 工程师需要掌握的基本技能。
2019-12-21 19:47:03 642KB DDR3 SDRAM FPGA
1
灰度图像的中值滤波算法verilog实现,并且实现了前端摄像头的采集程序。
2019-12-21 19:45:49 1.13MB Filter Mean
1