verilog编写的关于JK触发器D触发器和比较器的源程序模块和测试程序模块
2021-05-15 09:51:39 2KB JK D 比较器 verilog
1
RS、D、JK触发器
2021-02-26 09:04:21 256KB 触发器 数电 实验报告
1
带有异步置位复位端的上升沿触发的JK触发器
2019-12-21 21:11:36 17KB VHDL 异步 置位
1
JK触发器 设计一个七进制计数器,要求它能自启动。已知该计数器的状态转换图及状态编码
2019-12-21 21:03:08 33KB DXP、JK
1