#include "system.h" //包含基本的硬件描述信息 #include "altera_avalon_timer_regs.h" //定义内核寄存器的映射，提供对底层硬件的符号化访问 #include "altera_avalon_pio_regs.h" //包含基本的I/O口信息 #include "alt_types.h" //Altera定义的数据类型 #include "sys/alt_irq.h" #include "unistd.h" //延时函数usleep #include "stdio.h"

DAMPE e + e-在1.4 TeV附近过剩可以用带有标量暗矩阵D的II型跷跷板模型来解释，该标样暗矩阵D由离散的Z2对称性稳定。 最简单的情况是the没DD→H ++ H--，然后是随后的衰减H±±→e±e±，DM和三重态标量均约为3 TeV，且质量分裂较小。 除了未来100 TeV强子对撞机的Drell-Yan工艺外，还可以在脱壳模式下在ILC和CLIC等轻子对撞机上生产双电荷组分，并介导违反e + e-→ℓi±ℓj∓的轻子风味 （其中i≠j）。 可以探查各种类型的II型跷跷板参数空间，这些参数空间远低于当前严格的轻质风味约束。

Quartus Primer22.1下载安装

《嵌入式实时操作系统 uC/OS-II》是由邵贝贝翻译的经典著作，该书深入浅出地介绍了嵌入式领域中的实时操作系统——uC/OS-II。作为一个专业的IT知识资源，这本书是学习uC/OS-II不可或缺的参考资料。由于网络上流传的版本常有缺页问题，这份超星版的完整性尤为珍贵。 uC/OS-II是一种小巧而高效的实时操作系统内核，专为微控制器和嵌入式系统设计。其主要特点包括抢占式多任务调度、可移植性、确定性和内存管理等。下面我们将详细探讨这些知识点： 1. **抢占式多任务调度**：uC/OS-II支持多个任务并发执行，每个任务都有自己的优先级。当高优先级任务准备就绪时，可以立即中断当前执行的任务，实现任务间的快速切换，确保系统的实时响应。 2. **任务管理**：uC/OS-II允许创建、删除、挂起、恢复和修改任务的优先级。任务之间的切换通过操作系统内核透明地完成，开发者无需关心底层细节。 3. **内存管理**：uC/OS-II提供了一套完整的内存分配和释放机制，包括堆内存管理和静态内存池管理。这使得应用程序可以根据需求动态地分配和释放内存，同时避免内存泄漏。 4. **信号量与互斥量**：用于实现任务间的同步和资源独占。信号量可以用于计数，而互斥量则用于保护临界区，防止多个任务同时访问同一资源。 5. **消息队列**：作为任务间通信的重要手段，消息队列可以存储一定数量的消息，任务可以发送消息到队列，其他任务则可以从队列中接收消息。 6. **时间管理**：uC/OS-II提供了延时和周期性唤醒的功能，支持定时器和超时机制，这对于实时系统至关重要。 7. **可移植性**：uC/OS-II的源代码结构清晰，遵循特定的硬件无关性设计原则，可以在多种处理器架构上运行，适应广泛的嵌入式平台。 压缩包中的文件25_26.rar、25_27.rar和25_28.rar可能分别涵盖了uC/OS-II的不同章节或主题，比如任务调度算法的实现、内存管理策略、信号量和消息队列的使用示例等。通过学习这些内容，读者可以逐步掌握如何在实际项目中运用uC/OS-II构建高效稳定的嵌入式系统。 《嵌入式实时操作系统 uC/OS-II》是深入理解和应用嵌入式实时操作系统的宝贵教材，对于想要从事或正在从事嵌入式开发的工程师来说，这本书无疑是一份不可多得的学习资料。

在电子设计自动化（EDA）领域，Verilog是一种广泛使用的硬件描述语言（HDL），用于描述数字系统的逻辑行为和结构。本项目将详细讲解如何在Altera的Quartus II集成开发环境中，使用Verilog实现一个32位精简指令集计算机（RISC）处理器。 32位RISC处理器设计的核心在于其简洁高效的指令集，它通常包括加法、减法、逻辑运算、分支、加载/存储等基本操作。设计这样的处理器，首先要明确指令格式，例如采用固定长度的指令，每个指令可能包含操作码（opcode）、寄存器地址和立即数字段。 1. **数据通路设计**：32位RISC处理器的数据通路包括ALU（算术逻辑单元）、寄存器堆、控制单元、总线以及各种信号线。ALU执行基本的算术和逻辑运算；寄存器堆存储数据和指令；控制单元根据指令解码结果生成微操作信号；总线连接各个部件，确保数据和控制信号的传递。 2. **指令解码**：在Verilog中，可以定义一个解码模块，将接收到的32位指令分解成对应的操作码和其他字段。解码器根据操作码生成控制信号，这些信号决定处理器的执行流程。 3. **寄存器文件**：32位RISC处理器通常有多个通用寄存器，用于暂存数据。在Verilog中，可以创建一个寄存器文件模块，实现读写操作，并通过地址线选择要访问的寄存器。 4. **ALU设计**：ALU是处理器的心脏，处理所有算术和逻辑运算。它需要支持常见的二元操作，如加、减、与、或、异或，以及一元操作，如取反。在Verilog中，可以利用组合逻辑实现这些功能。 5. **控制单元**：控制单元根据解码后的指令生成微操作信号，控制整个处理器的时序。这涉及到条件分支、跳转、中断处理等各种情况的处理。 6. **内存接口**：RISC处理器通常包含加载/存储指令，因此需要设计内存接口模块，用于与外部存储器进行数据交换。这部分可能涉及地址计算、数据总线宽度适配等。 7. **时序设计**：在Quartus II中，需要考虑时钟周期和同步设计原则，以确保所有操作在正确的时间发生。这包括定义合适的时钟信号，以及使用同步寄存器和触发器来避免竞争冒险。 8. **仿真与综合**：在完成Verilog代码编写后，使用Quartus II的仿真工具进行功能验证，确保处理器能按预期工作。然后，进行综合优化，生成适合FPGA（现场可编程门阵列）的门级网表。 9. **硬件调试**：在FPGA上实现处理器后，可以使用Quartus II的硬件调试工具，如JTAG接口，进行在线调试，观察和分析处理器的实际运行状态。 10. **性能评估**：最后，对处理器的性能进行评估，包括时钟周期、功耗、面积效率等方面，以满足实际应用的需求。 通过以上步骤，可以在Quartus II环境下成功地用Verilog实现一个32位RISC处理器。这个过程中不仅需要深入理解数字逻辑和计算机体系结构，还要熟练掌握Verilog编程技巧和FPGA设计流程。

《嵌入式实时操作系统uCOS-II》(第二版)配套光盘（邵贝贝）

北京科技大学工科物理实验II题集.pdf

1、计时功能：包括对时间和日期的计时(秒、分、时、日、月、年)。 2、校时功能：能用按键方便地设置各时间单位计数初值(秒、分、时、日、月、年)，当选择了某对象后，所对应的数码管闪烁点亮，以表示要对该对象初值进行设置。 3、清零功能：能用按键将时间清为0点0分0秒，或将日期清为00年01月01，或将闹钟定时设置清为0时0分0秒。 4、定时提醒(闹钟)功能：能在设定的时间，即灯持续亮，若按住任意一个按键,便可使灯灭。 5、整点报时功能：每逢正时，LED灯会亮5秒。 6、显示功能：同时采用6个数码管扫描显示时间、闹钟定时或倒计时的值。使用一个能进显示模式切换的按键，当按动不同的次数时，分别选择显示时间、闹钟定时时以及倒计时。 7、倒计时功能（具有启动/停止计算功能和按键清零功能，最大可计到（23时59分59秒）。

杭电FPGA远程实验平台Quartus II17.1-LCD屏图片移动

在网上找了一些资源，结果发现这种官方资源，在博客竟然还要收费，对于小白极不友好，于是免费提供。