基础的基于FPGA的电子琴的设计通过考试的FPGA电子琴设计

相电路在生产上应用最为广泛，发电和输配电一般都采用三相制。在用电方面，许多负载是三相的或连接成三相形式的，如三相交流电动机。由于三相交流电的电压通常都比较高，因此在进行三相电路实验时不仅危险性较大，而且有些故障性试验(如负载短路)较难进行。本文通过实例来介绍如何用Multisim进行三相电路特性仿真实验的一些方法。

随着电子技术的发展，具有防盗报警等功能的电子锁代替安全性差的机械锁己是必然趋势。声控电子锁是以敲门声的节奏开锁的，代码检测电路是系统的主要部分。通过话筒采集敲击声将声音信号转换为电信号，然后经过放大整形电路将毎次的敲击声信号变成对应的一个电平信号，控制部分采用EDA技术，利用MAX+plus1I10.2I1工作平台和VHDL硬件描述语言设计完成。以八位序列作为密码，密码可自由设置。有敲击声为高电平，用绿灯指示，反之则为低电平，用红灯指示。输入序列通过代码检测电路与预先设置好的密码进行比较，如果正确則黄灯亮输岀开锁信号，当输入错误三次时报警。敲击节奏太快开不了锁，太慢也开不了锁。如果不掌握敲击规律将无法打开门锁   1.1课题背景 随着电子产品向智能化和微型化的不断发展，EDA技术作为现代电子设计最新技术的结晶，给数字电子系统的设计带来了革命性的变化。用vHDL硬件描述语言构造系统，所有算法完全由硬件电路来实现，使得系统的工作可靠性大为提高。由于基于ⅦHDL硬件描述语言的FPGA和CPLD等大规模集成器件具有现场可编程功能，当设计需要更改时，只需更改ⅦDL语言中的控制和接口电路，利用EDA工具将更新后的设计下载到器件中即可，无需更改外部电路的设计，大大提高了设计的效率。因此，采用vHDL硬件描述语言开发的数字系统，不仅具有很高的工作可靠性，而且升级也极其方便。本文采用EDA技术，利用MAX+ plus IT10.2I1工作平台和硬件描述语言，设计了一种声控电子密码锁，并通过CPLD芯片实现。

根据系统的设计要求，综合计时电路可分为计秒电路、计分电路、计时电路、计星期电路、计日电路、计月电路、计年电路等7个子模块，这7个子模块必须都具有预置、计数和进位功能，设计思想如下： 　　（1）计秒电路：以直接输入或由分频器产生的秒脉冲作为计秒电路的计数时钟信号，待计数至60瞬间，进位，计分电路加1，而计秒电路则清零并重新计秒。 　　（2）计分电路、计时电路：其设计思想与计秒电路类似。 　　（3）计星期电路：将计时电路产生的进位脉冲信号作为计星期电路的计数时钟信号，待计数至7瞬间，计星期电路返回1重新开始计数。 　　（4）计日电路：将计时电路产生的进位脉冲信号作为计日龟路的计数时钟信号，

完整的课程设计文件，附带完整的程序.程序所用到的函数完全是课本上，别担心超纲。。

参考现代数字系统实验及设计，有许多不太完善的地方，见谅

摘要：本文设计了一种基于FPGA的数字电视信号友生器，该信号发生器以一种单芯片多配置的方案，针对系统各部分功能特性和性能进行选片没计，并利用FPGA内部存储资源来生成各种测试信号的图像。 　　电视信号的数字化使得数字电视设备越来越受到广大电子消费者的青睐，如何选择自己理想的数字电视产品，也成了消费者关心的问题，评价、测试电视系统与设备运行的质量状况成为广播电视行业所关注的热点。而数字电视信号发生器能提供可视的测试图像信号，直观、快捷的测试方法，因此，数字电视信号发生器成为目前电子设计的热门研究课题，他在数字电视节目制作播出、科研、生产以及售后服务过程中起着不可或缺的作用。本文设计了一种基于F

DE2-115 FPGA开发板 实验指导书配套的实验lab0，现成的实验报告，细致保姆式操作步骤说明，还有关键步骤结果的截图。（CSU的EDA实验作业）

杭州 电子科技 大学 EDA试卷 杭州 电子科技 大学 EDA试卷 杭州 电子科技 大学 EDA试卷 杭州 电子科技 大学 EDA试卷 杭州 电子科技 大学 EDA试卷 杭州 电子科技 大学 EDA试卷 杭州 电子科技 大学 EDA试卷

本次设计是以FPGA为核心设计一个既能使用内部信号进行调幅又能使用外部输入信号进行调幅的信号发生器，调幅时的载波频率100KHz，可选择内部的调制信号或外部输入的调制信号进行调制。　　它主要由内部调制信号发生模块、调幅模块等组成。各功能模块在MATLAB软件中先利用Dspbuilder库画出原理图，然后将其转换成VHDL语言，引脚锁定和嵌入逻辑分析仪之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。