内涵单周期CPU所有代码，各个模块分工清晰，可以直接在希冀平台提交通过。同时内涵一份实验报告，仅供参考。所有代码均为本人手写，不用担心查重。但是你买了别人可能也买了，所以还是自己改改。这个查重率高会直接没分。（单周期CPU简单，价格相对也较低）
2022-07-09 09:06:11
421KB
一个微型、可定制和高度可扩展的 MCU 级 32 位 RISC-V 软核 CPU 和类似微控制器的 SoC，以独立于平台的 VHDL 编写。
NEORV32 处理器是一种可定制的类似微控制器的片上系统 (SoC)，它基于 NEORV32 RISC-V CPU。该项目旨在作为大型 SoC 设计中的辅助处理器，或作为现成的独立定制微控制器，甚至可以安装到运行频率为 +24 MHz 的 Lattice iCE40 UltraPlus 5k 低功耗和低密度 FPGA 中。
特别关注执行安全，以随时提供定义和可预测的行为。因此，CPU 确保所有内存访问都得到确认，并且不会执行无效/格式错误的指令。每当发生意外情况时，应用程序代码都会通过精确和可恢复的硬件异常通知。
主要特征
一体式封装：CPU + SoC +软件框架和工具
完全用行为的、平台无关的 VHDL 描述 -没有特定于平台的原语、宏、属性等。
广泛的配置选项，用于使处理器适应应用程序的要求
高度可扩展的硬件——在 CPU、处理器和系统级别
更多详情、使用方法，请下载后阅读README.md文件
2022-07-08 20:03:48
5.58MB
例子中多数命令都做了详细注释，包括常量也尽量进行了解释，自行参看吧。
源码看点：
1，扩展线程的正常退出方式。
2，指派线程CPU核心。
3，定时信息框的运用。
4，获取系统CPU核心数。
5，自动推荐使用线程数量。
温馨提示：因为是满载模式工作，所以开始工作后你会发现电脑变卡，CPU占用99%，因为所有CPU都被抢占了，如果要避免请修改线程执行的子程序内的代码！！！
2022-07-07 14:00:13
7KB
1
自制CPU
这是在Logisim中实现的简单CPU，其灵感来自Albert Paul Malvino在“数字计算机电子学”一书中介绍的SAP-1体系结构。
＃＃指令系统：
LDI-立即加载
STM-存储到内存
LDM-从内存加载
LDMA-由A指向的内存加载
ADDI-立即添加
SUBI-次即时
ADDM-从内存添加
SUBM-内存中的子项
JMPI-跳转到直接地址
JMPM-跳转到内存中存储的地址
JMPA-跳转到A中存储的地址
JMPMA-跳转到A指向的内存中存储的地址
JZI-如果设置了零标志，则跳转到立即地址
JCI-如果设置了进位标志，则跳转到直接地址
OUT-输出存储在A中的
2022-07-07 12:05:14
16KB
1