该电路为本人大二课程设计作品，后由于参加电子竞赛初赛需要，进过多次修改，比较完善，可以用multisim10.0进行精确仿真。
2021-06-28 10:29:52
139KB
1
本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！
qq:1391074994
1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。
2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。
3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈）
4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别：
5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482
2021-06-26 09:02:32
26.81MB
1
本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！
qq:1391074994
1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。
2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。
3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈）
4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别：
5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482
2021-06-26 09:02:32
3.38MB
1
本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！
qq:1391074994
1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。
2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。
3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈）
4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别：
5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482
2021-06-26 09:02:31
801KB
1
本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！
qq:1391074994
1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。
2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。
3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈）
4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别：
5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482
2021-06-26 09:02:31
3.32MB
1
本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！
qq:1391074994
1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。
2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。
3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈）
4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别：
5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482
2021-06-26 09:02:27
698KB
1
设计目的：
(1)掌握数字频率计的设计与调试方法。
(2)熟悉相应的集成电路的使用方法。
设计要求：
（1）测量频率范围：1Hz~9.99kHz；量程分为2档：1-999Hz，1.00-9.99kHz
（2）被测信号幅度：0.5~5V
（3）测量信号的周期
（4）显示方式：5位数码管十进制数显示
（5）测量误差：≤5%；
（6）手动切换量程及测量类型
（7）当被测信号的频率超出测量范围时，报警
（8）平均周期计数累计
（9）自校功能
2021-06-26 00:05:01
75KB
1