北邮数电实验快递员用户端
2021-12-12 09:08:40 560KB 数电实验
利用数字实验电路板设计实现-一个简易快递自提柜系统,模拟包裹投递的基本功能。基本要求: 1、本快递自提柜的容量为8个货箱(分别用发光二极管LD0-LD7 表示),用发光二极管LD0-LD7的亮灭来指示8个货箱的状态,对应的发光二极管点亮表示该货箱已被占用,熄灭表示货箱是空置的,可以往里放包裹;用按键BTNO-BTN7分别对应货箱LD0-LD7的投递开关(BTNO→LD0、BTN1→LD1、BTN2→LD2、BTN3→LD3、 BTN4→LD4、BTN4- →LD4、BTN5- →LD5、BTN6-→LD6、BTN7- →LD7); 2、快递员投递包裹时,按下与空货箱对应的按键BTN (i), 对应的货箱开门(用点阵演示货箱开门动画),同时对应的发光二极管LD (i) 闪烁,包裹放入之后投递员再一次按键BTN(i)关闭货箱门(点阵演示货箱关门动画),对应的发光二极管常亮表示该货箱已被占用,同时产生-一个3位的十进制数显示在数码管DISP7~5上作为该包裹的取件码,取件码的显示时间为3秒钟; 3、取件码从000开始,投递员每投递一一次,取件码的值加1,加到999后从000重新开始; 4、只要空置的货箱够用,投递员一-次可以投递多个包裹,但必须依次投递; 5、货箱占用时按下按键BTN(i),对应的货箱转为空置状态,对应的发光二极管LD(i)熄灭(用于模拟用户取件); 6、同一个货箱可以被重复利用; 7、货箱的开门和关门动画自拟,尽可能形象; 8、系统上电时,8个货箱应都是空的,实验板上所有的显示器件都没有显示;9、系统工作流程合理,工作稳定。 提高要求: 1、投递时随机产生-一个3位的十进制数做为取件码,取件码不能与当前已投递的货箱取件码重复,也不能与当前投递的货箱上一次使用的取件码重复; 2、为相关操作设计音效; 3、自拟其他功能。 模块电路要求: 在8X8双色点阵.上设计并实现开门动画,要求完成仿真并在实验板上下载显示。 操作要求 时钟:1、时钟50M,如果是拨码开关这‘4’要向左 2、当灯常亮时,再按一下按键就关闭了 完成基本要求以及提高要求第一、二条
2021-12-11 09:05:00 573KB verilog 数电实验
利用数字实验电路板设计实现-一个简易快递自提柜系统,模拟包裹投递的基本功能。基本要求: 1、本快递自提柜的容量为8个货箱(分别用发光二极管LD0-LD7 表示),用发光二极管LD0-LD7的亮灭来指示8个货箱的状态,对应的发光二极管点亮表示该货箱已被占用,熄灭表示货箱是空置的,可以往里放包裹;用按键BTNO-BTN7分别对应货箱LD0-LD7的投递开关(BTNO→LD0、BTN1→LD1、BTN2→LD2、BTN3→LD3、 BTN4→LD4、BTN4- →LD4、BTN5- →LD5、BTN6-→LD6、BTN7- →LD7); 2、快递员投递包裹时,按下与空货箱对应的按键BTN (i), 对应的货箱开门(用点阵演示货箱开门动画),同时对应的发光二极管LD (i) 闪烁,包裹放入之后投递员再一次按键BTN(i)关闭货箱门(点阵演示货箱关门动画),对应的发光二极管常亮表示该货箱已被占用,同时产生-一个3位的十进制数显示在数码管DISP7~5上作为该包裹的取件码,取件码的显示时间为3秒钟; 3、取件码从000开始,投递员每投递一一次,取件码的值加1,加到999后从000重新开始; 4、只要空置的货箱够用,投递员一-次可以投递多个包裹,但必须依次投递; 5、货箱占用时按下按键BTN(i),对应的货箱转为空置状态,对应的发光二极管LD(i)熄灭(用于模拟用户取件); 6、同一个货箱可以被重复利用; 7、货箱的开门和关门动画自拟,尽可能形象; 8、系统上电时,8个货箱应都是空的,实验板上所有的显示器件都没有显示;9、系统工作流程合理,工作稳定。 提高要求: 1、投递时随机产生-一个3位的十进制数做为取件码,取件码不能与当前已投递的货箱取件码重复,也不能与当前投递的货箱上一次使用的取件码重复; 2、为相关操作设计音效; 3、自拟其他功能。 模块电路要求: 在8X8双色点阵.上设计并实现开门动画,要求完成仿真并在实验板上下载显示。 注意事项: 1、时钟50M,如果是拨码开关这‘4’要向左 2、取件方式为扫描键盘输入取件码 3、按扫描键盘右下角按钮三次可以清空所有状态 完成基本要求以及提高要求第一条 注意事项: 1、时钟50M,如果是拨码开关这‘4’要向左 2、取件方式为扫描键盘输入取件码 3、按扫描键盘右下角按钮三次可以清空所有状态
2021-12-10 17:02:28 868KB verilog 数电实验
-数电实验三_ssi组合逻辑电路设计与实验.doc 希望给学习数电的同学以帮助,再次分享
2021-12-09 19:16:25 35KB ssi
1
中规模集成芯片,数电课程设计,楼层显示,目标记忆,点阵状态显示
2021-12-09 13:44:32 198KB 电梯
1
此文档是有关一组彩灯控制器的实验设计过程,希望对你有所帮助。
2021-12-08 18:24:05 163KB 模电与数电
1
华中科技大学 数电课程设计 数字逻辑 使用Verilog编写的洗衣机模拟程序,运行在FPGA板上 vivado项目工程源码
1
湖南大学 数字电路与逻辑设计 课程实验 CPU模型机设计的工程文件,可在FPGA板子上跑。
2021-12-08 12:29:59 967KB 数电
1
rdiArgs.bat
2021-12-08 09:03:52 2KB 数电 ISE Planahead
1
rdiArgs.bat
2021-12-08 09:03:51 2KB 数电 ISE Planahead
1