Actel公司宣布推出CoreMP7开发工具套装，这是完整的软、硬件开发环境，针对该公司CoreMP7软ARM7处理器内核的执行而设。CoreMP7开发工具套装包含屡获殊荣的CoreMP7、具Actel ARM7功能的M7 ProASIC3器件和FPGA开发工具，为用户提供了一切所需工具，可以快速和简便地评估及设计以FPGA为基础的系统级芯片 (SoC) 应用。 CoreMP7开发工具套装的特点 该开发工具套装包括一个独立的开发板、CoreConsole IP 开发平台(IDP)、Libero Gold集成开发环境 (IDE)、GNU软件工具以及CoreMP7调试工具。此外，它还可选配Fla

基于Intel（Altera）的Quartus II平台FPGA的任意字节数的UART（串口）接收工程源码： 1、详细的仿真TB文件； 2、单字节 起始位1bit，数据位8bit，停止位1bit，无奇偶校验； 3、通过参数化设置，可实现任意字节数的UART接收 4、详细的说明文件请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/126229191》。

Vivado工程，Carry4实现TDC，精度较高

基于RGMII的UDP网络数据通信，学习FPGA的千兆以太网通信

代码实现ddr3功能，并非控制器功能

本资源是紫光同创 Logos 系列 FPGA 平台 RGMII 与 GMII 桥接模块源代码，使用 GTP_ISERDES 和 GTP_OSERDES 原语和输入输出 BUF 实现，GTP_ISERDES 和 GTP_OSERDES 均配置为 DDR 模式，可用于千兆以太网通信中实现双倍数据速率。

基于Intel（Altera）的Quartus II平台FPGA的IIC协议实现工程源码： 1、详细的仿真TB文件，包括IIC从机器件的Verilog仿真模型； 2、可实现单字节的读、写操作； 3、通过参数化设置，可实现16位或者8位地址； 4、详细的说明文件请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/120719302》《https://wuzhikai.blog.csdn.net/article/details/120752864》。

使用fpga mdio接口配置RTL8201F为RMII接口，100m以太网配置完毕可以正常通信，配置过程可以看一看博客。

Xilinx Zynq-7000嵌入式系统设计与实现:基于ARM Cortex-A9双核处理器和Vivado的设计方法

用Verilog语言实现sccb驱动协议，将i2c协议起始位、数据位、结束位通过状态机的不同组合，实现sccb协议的读和写操作。