计数器实现的模制为24，clr为异步清零信号，当时钟上升沿到来或clr下降沿到来，
clr = 0时，计数器清零为0000_0000。该计数器的计数过程为，当输出信号的低4位（即 dout[3:0]）从0000计数到1001后（即十进制的0 ~ 9），高4位（即dout[3:4]）计数加1，当计数计到23时（即0010_0011），计数器又清零为0000_0000，然后重新开始计数。
2019-12-21 18:54:19
133KB
1
计算机本科毕业设计（全套资料，代码全） 。这套毕业设计，只要您找到了，下载了，使用了，本科学位包您拿下！让您不虚此下！
2019-12-21 18:49:05
3.82MB
1
BBS论坛系统—UML课程设计（代码+mdl+报告）
简单的论坛系统，带有rose建模图，还有课程设计文档，带有完整可用系统代码！导入的项目应该是web工程！
2018-06-24 17:26:15
5.45MB
1