基于FPGA的高精度数字频率计的设计,非常适合毕设，论文。有用。

了解数字频率计测频率与测周期的基本原理；熟练掌握数字频率计的设计与调试方法及减小测量误差的方法。

VHDL实现的数字频率计，带QUARTUS工程文件，仿真通过，另外可以测试脉宽和占空比

这个是 15国赛 国一频率计 32407vet6的 mcu控制部分

本文主要介绍了基于DDS 的波形发生器的硬件电路和工作原理。该波形发生器是由单片机控制其外围电路产生频 率、幅度均可程控的正弦波、方波,频率输出范围为0～600 kHz ,分3 个频段:0～2 kHz ,步进值为1 Hz ;2～50 kHz , 步进值为 50 Hz ;50～600 kHz ,步进值为100 Hz。峰- 峰值为50 V , 步进值为0. 2 V。误差非常小,该方案设计合理,能满足实际要求。

基于FPGA的等精度数字频率计，含代码的完整设计

完全实现2015年数字频率计所有要求，可达到100M频率测量

一本好书，研究dds数字频率合成必读！ 内容简介 《直接数字频率合成》共6章，比较全面、深入地讨论了DDS的理论与应用。主要内容包括DDS的基本概念、相位累加器、正弦查表、D/A变换器的噪声分析；拟周期脉冲删除；级数展开、连分式展开；DDS相位噪声和杂散产生的机理及其降低；DDS与PLL的组合；分数-N频率合成器原理；低噪声微波频率合成器的设计原理；新的DDS结构等。 《直接数字频率合成》的特点是：内容新，反映了现在的研究和发展水平；抓住问题的主要方面，把理论与应用结合在一起；可供无线电通信领域中的研究者和工程技术人员学习参考，也可作为工作在其他领域中的有关人员学习参考。 3目录 序言 第1章 直接数字频率合成原理 1.1 DDS的基本概念 1.2 相位累加器 1.3 正弦查表 1.4 D/A变换器 1.4.1 数字编码 1.4.2 输出波形 1.5 具有调制能力的DDS系统 1.6 逼近频率合成 第2章 DDS中的相位和杂散噪声 2.1 引言 2.2 矩形波输出 2.2.1 拟周期脉冲删除 2.2.2 基于修正的恩格尔级数展开的系统 2.2.3 基于连分式展开的系统 2.2.4 基于展开组合的系统 2.2.5 杂散信号 2.3 正弦波输出 2.3.1 量化输出正弦波的傅里叶分析 2.3.2 相位截断正弦波的频谱分析 2.3.3 正弦字的截断 2.3.4 背景杂散信号电平的估计 2.3.5 W和S之间的关系 2.4 D/A变换器的噪声分析 2.4.1 量化引起的信噪比 2.4.2 D/A变换器引起的非线性杂散信号 2.4.3 突发性尖脉冲 2.5 脉冲速率频率合成器的频谱 第3章 DDS中相位噪声和杂散信号的降低 3.1 DDS的噪声特性 3.1.1 不同电路的噪声特性 3.1.2 DDS的相位噪声 3.2 DDS中接近载波的噪声 3.2.1 DDS输出噪声的计算 3.2.2 接近载波噪声的理论基础 3.2.3 杂散频谱的估计 3.2.4 实验结果及讨论 3.3 输出滤波器 3.4 改进DDS电路的设计 3.4.1 降低ROM的容量 3.4.2 降低突发性尖脉冲的方法 3.5 DDS频谱性能的改进 3.6 DDS与PLL的组合 3.6.1 DDS与PLL组合合成器 3.6.2 十进制DDS的设计 第4章 分数-N频率合成器原理 4.1 FNPLL环路 4.1.1 FNPLL环路的组成 4.1.2 FNPLL环路的工作原理 4.2 FNPLL环路简化频率合成 4.3 使用FNPLL环路的频率合成器 4.4 DDS控制吞脉冲分数-N频率合成原理 4.5 DDS控制吞脉冲分数-N环路的杂散相位调制 4.6 双模式分频器 4.7 多级调制分数分频器 4.7.1 分数分频的新方法 4.7.2 具有∑-△结构的分数-N频率合成中的杂散信号 4.7.3 分数分频器的实现 第5章 低噪声微波频率合成器的设计原理 5.1 微波环路的基本框图 5.2 微波环路中的加性噪声 5.3 用环路滤波器改善输出噪声 5.4 微波频率合成举例 5.4.1 超低噪声微波频率合成器 5.4.2 雷达和通信系统中的低噪声频率合成器 第6章 新的DDS结构 6.1 混合DDS 6.1.1 混合DDS结构 6.1.2 800MHz混合DDS 6.2 DDS后接重复分频和混频器 6.2.1 总的要求 6.2.2 5100结构作为偏移合成器 6.2.3 混频和分频链的前后端 6.3 综合技术结构 6.4 IIR滤波方法 6.4.1 IIR谐振器 6.4.2 用TMS320C30产生正弦波 6.5 复位方法 6.5.1 无稳定性控制的IIR滤波器 6.5.2 有稳定性控制的IIR滤波器 6.5.3 有稳定性控制和小□值的IIR滤波器 6.5.4 DCSW方法 6.5.5 IIR-ALT方法 6.6 实现与试验结果 6.6.1 数值输出 6.6.2 模拟输出 附录 附录A：拉普拉斯变换 附录B：z变换 附录C：DDS输出的傅里叶变换 附录D：正交调制器相位误差的数字相位预矫正

测量频率采用等精度法，信号通过高速比较器直接接入FPGA。本题难点是测量时间间隔，相对误差10^-2 ，时间间隔范围0.1US-100MS。因此时间的分辨率要达到1ns,也就是时钟频率要跑到1Ghz,大多数FPGA是不可能完成。本方案采用状态法测量时间间隔，采用PLL倍频出来的250Mhz,等效成1Ghz的采样频率，满足精度要求，工程代码完整分FPGA工程和stm32工程，转换公式注释明了。

EDA频率计 vhdlEDA频率计 vhdlEDA频率计 vhdlEDA频率计 vhdl