基于FPGA的QPSK调制解调电路设计与实现

基于空时分组编码的MIMO_OFDM通信系统的仿真设计_此系统包括QPSK调制解调的实验

该工程基于verilog HDL对m序列进行简单的qpsk调制解调,代码不多，欢迎参考。

hslogic算法仿真—QPSK调制解调+costas载波同步+gardner时间同步matlab仿真 I_NCO = cos(wc_nco/Freq_Sample*((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp)+mod(NCO_Phase,2*pi));%NCO产生的I路输入信息数据 Q_NCO = - sin(wc_nco/Freq_Sample*((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp)+mod(NCO_Phase,2*pi));%NCO产生的Q路输入信息数据 I_RECE=rece((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp).*I_NCO; %I路输入信息数据 Q_RECE=rece((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp).*Q_NCO; %Q路输入信息数据 %根升余弦滤波 I_RRC_S = RRCrece(I_RECE,Freq_Data,nsamp,alpha,delay);%I路输入信息数据经过根升余弦匹配滤波 Q_RRC_S = RRCrece(Q_RECE,Freq_Data,nsamp,alpha,delay);%Q路输入信息数据经过根升余弦匹配滤波 I_PLL=I_RRC_S(delay*nsamp-nsamp/2+mul*nsamp+2+k); %鉴相器的I路输入信息数据 Q_PLL=Q_RRC_S(delay*nsamp-nsamp/2+mul*nsamp+2+k); %鉴相器的Q路输入信息数据 dataoutI((i-1)*nsamp+k) = I_PLL;%用来查看鉴相器的I路输入信息数据 dataoutQ((i-1)*nsamp+k) = Q_PLL; %鉴相器处理 Discriminator_Out = (sign(I_PLL)*Q_PLL-sign(Q_PLL)*I_PLL)/sqrt(2); dd((i-1)*nsamp+k) = Discriminator_Out;%用来查看鉴相器的输出 %环路滤波器处理 PLL_Phase_Part((i-1)*nsamp+k) = Discriminator_Out * C1; Freq_Control((i-1)*nsamp+k) = PLL_Phase_Part((i-1)*nsamp+k)+PLL_Freq_Part((i-1)*nsamp+k-1); PLL_Freq_Part((i-1)*nsamp+k) = Discriminator_Out * C2 + PLL_Freq_Part((i-1)*nsamp+k-1); NCO_Phase = NCO_Phase + Freq_Control((i-1)*nsamp+k); %生成的相位 WC_frame((i-1)*nsamp+k) = FC_NCO + PLL_Freq_Part((i-1)*nsamp+k) * Freq_Sample;

讲述了QPSK的调制解调原理。附有matlab仿真图形

应用verilog硬件语言对qpsk调制解调系统进行编写，以实现其功能。 用的quartus ii 开发，使用Verilog语言

QPSK 通信原理课程设计—实现ask、fsk、psk、dpsk调制解调，包括matlab源程序，可以运行

QPSK调制解调的仿真.doc

这是我自己写的通信原理课程设计基于matlab的QPSK仿真

数字化后的电脉冲数字信号往往包含很低的频率分量，甚至直流分量。叫基带信号，将基带信号经过调制变成带通信号叫载波传输。