一个简易版AXI_BFM-master-slave verilog实现（包含testbech），不是很完整，但是可以参考。
2021-03-31 18:53:29
1.61MB
1