：针对传统运算放大器共模抑制比和电源抑制比低的问题，设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构，第一级为差分结构的折叠式共源共柵放大器，并采用MOS 管作为电阻，进一步提高增益、共模抑制比和电源电压抑制比；第二级采用以NMOS 为负载的共源放大器结构，提高增益和输出摆幅。基于LITE-ON40V 1.0 μm 工艺，采用Spectre 对电路进行仿真。仿真结果表明，电路交流增益为125.8 dB，相位裕度为62.8°，共模抑制比140.9 dB，电源电压抑制比125.5 dB。

电源测试项目操作指南；测试项目包括：开关损耗和导通损耗， dI/dt 和 dV/dt 转换速率，波纹测量，IEC 61000-3-2合规性测试，谐波失真、有效功率、视在功率、功率因数和波峰因数测试，电源抑制比 (PSRR)。

supply’s rejection expressed as a log ratio of output noise to input noise. PSRR provides a measure of how well a circuit rejects ripple, of various frequencies, injected at its input. The ripple can be either from the input supply such as a 50Hz/60Hz supply ripple, switching ripple from a DC/DC converter, or ripple due to the sharing of an input supply between different circuit blocks on the board. In the case of LDOs, PSRR is a measure of the regulated output voltage ripp

上面一节讨论的是直流DC电源抑制比。实际的应用电路中，运放的电源电压可能是不变的。下面就来分析另一个关键的参数，运放交流电源抑制比AC-PSRR。这个参数相对在实际的应用电路中显得更有价值，却时常被我们忽略。