行业制造-电动装置-基于高速串行通讯的并行录波的电力系统故障录波器.zip
2021-09-10 14:03:26
384KB
高速串行总线PCB设计包含PCIE/DDR/SATA/USB等高速串行总线layout设计规范，对线距、耦合长度、反焊盘、过孔信号影响等都有深刻分析
2021-08-28 20:33:48
7.53MB
1
FPGA应用设计者指南：轻松实现高速串行IO_（Xilinx）.pdf
2021-08-03 09:11:50
4.32MB
1
时钟数据恢复(CDR)电路广泛应用于电信、光收发器、数据存储局域网以及无线产品中，随着对于带宽的要求越来越高，以及分配和占用频谱的增加，因而在设计中，CDR技术的优势将日益突出。与此同时，供应商的产品都将系统或板级接口从并行方式转换成串行方式。
时钟数据恢复(CDR)技术的产生
近几年，CDR技术的应用大为增长，已超出了在处理较宽并行数据总线跨背板连接时对接收端时钟管理和数据偏斜的需求。由于这些并行数据总线信号占用较大的板尺寸并消耗较大的功率，因而它们之间的路由非常困难，故需要采用多层 路由结构来处理信号和总线端接问题。除此之外，还必需解决高位宽数据总线所产生的EMI(电磁干
2021-07-28 09:30:42
98KB
1