首先给出了SM3在SoC上的实现，然后主要分析了算法的结构，选择Verilog语言进行算法描述，使用ModelSim进行仿真，用SoPC Builder进行接口封装，最后在Cyclone IV 系列的EP4CE22F17C8N上进行了实现，测试表明，运行频率可以达165 MHz，吞吐量为1 184.8 Mbit/s。
2021-04-01 16:29:08
672KB
1
国密杂凑算法SM3的Verilog硬件实现，内容包含源代码、测试文件和仿真截图。实际测试65nm工艺下吞吐率可达40Gbps。
2021-03-31 17:08:44
140KB
1
按国密标准开发的C语言版（VC6）的SM3算法源代码
参考xyssl源码库实现
计算结果与标准测试数据完全相同
附带有SM3-HMAC算法
2019-12-21 19:48:03
5KB
1