搜索【总线设计】的结果

AXI总线内部传统的核间通信结构对处理器核之间的通信存在多方面的限制，已难以满足多核SoC(System on Chip)日益发展的性能需求。提出以交点队列(Crosspiont-Queued，CQ)型Crossbar代替传统的核间通信结构，设计一种多层AXI总线。通过Simulink工具对交点队列型核间通信结构进行建模与仿真，确定其交点缓存的最佳深度。并结合VCS仿真工具对所设计的RTL代码进行了全方面的仿真，结果表明，所设计的通信架构能够完整地实现读写功能。

2021-08-28 21:45:59 443KB AXI总线

1

一种基于FPGA的ISA总线转CAN总线设计与实现.pdf

2021-07-13 14:06:07 684KB FPGA 硬件技术 硬件开发 参考文献

AHB总线设计

AHB总线通讯的设计，包括：AHB总线协议，程序代码，具有参考价值！

2021-07-09 11:45:37 2.86MB AHB

1

东秦指令系统及总线设计课程设计

计算机组成原理课程设计指令系统及总线设计东北大学秦皇岛分校

2021-07-02 14:40:17 1.73MB 指令系统 总线设计 东秦

1

基于STM32F4xx的CAN总线设计与应用.pdf

2021-06-30 13:06:19 89KB STM32 程序 硬件开发 论文期刊

高速总线设计指导书.docx

高速总线设计

2021-06-11 18:02:42 203KB 高速总线阻抗匹配 高速总线时序分析 高速总线PCB设计

基于AVR单片机的CAN总线设计.rar

基于AVR单片机的CAN总线设计

2021-04-05 18:06:09 242KB 基于AVR单片机的CAN总线设计

52-Vivado AXI4-Lite 总线设计.7z

Vivado AXI4-Lite 总线设计,Vivado仿真工程

2021-04-01 09:06:47 76KB Vivado仿真工程 FPGA VerilogHDL AXI4-Lite总线

53-Vivado AXI4-stream 总线设计.7z

Vivado AXI4-stream 总线设计,Vivado仿真工程.

2021-04-01 09:06:46 69KB Vivado仿真工程 AXI4-stream总线 FPGA VerilogHDL

基于STC89C52的串口通信和CAN总线设计，USB供电，原理图

2021-03-29 12:58:45 311KB STC 89C52 CAN 串口通信

1

个人信息

热门下载

最新下载

其他资源