(2)全加器的设计(用异或门和与非门) 全加器的的真值表如下: Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
2022-01-06 20:12:31 2.38MB 看看
1
与非门逻辑功能测试及组成其它门电路.docx
2021-12-28 20:01:57 447KB
设计课题2:用与非门设计一个4位代码数字锁.pdf
2021-11-25 16:02:59 77KB 课程学习参考资料
描述正逻辑和负逻辑,等效转换等,说明前后小圆圈有不同的含义,并指出具体如正负逻辑的变换条件,还有多级复合逻辑的变换等。
2021-10-27 10:41:28 97KB 非门
1
三输入与非门 VHDL语言实现,可供初学者参考之用。
2021-10-24 14:27:49 199B 与非门
1
用PROTUES设计的时序发生器,通过时钟信号可产生四个连续的等频率信号。
2021-10-08 10:14:39 98KB 与非门,D触发器
1
提出一种量子神经网络模型及算法. 该模型为一组量子门线路. 输入信息用量子位表示, 经量子旋转门进行 相位旋转后作为控制位, 控制隐层量子位的翻转; 隐层量子位经量子旋转门进行相位旋转后作为控制位, 控制输出层 量子位的翻转. 以输出层量子位中激发态的概率幅作为网络输出, 基于梯度下降法构造了该模型的学习算法. 仿真结 果表明, 该模型及算法在收敛能力和鲁棒性方面均优于普通BP 网络.
1
二输入与非门电路原理图设计,cadence的使用说明教程。
2021-09-15 18:08:41 451KB cadence
1
本文简单介绍了非门和反相器之间的区别。
2021-08-13 16:58:54 26KB 非门 反相器 相位 模拟电路
1
CMOS与非或非门版图设计 1、 进一步掌握s-edit编辑环境,设计与非/或非门的原理图 2、 进一步掌握t-sipice和w-edit仿真环境,完成与非/或非门的仿真
2021-07-01 17:12:09 648KB CMOS
1