米联客的 zynq 入门手册

前言 我的ZYNQ开发板上无SD卡和网口，所以只能设置为QSPI flash启动，为了这样启动系统，我遇到了很多问题，在此简单的总结一下。我vivado版本为2017.4，petalinux版本为2019.1，我在此强烈建议将vivado和petalinux的版本统一，统一版本会少出现很多问题。 petalinux2019.1的安装已经有很多博客写过了，我就不再赘述了，其中可能出现的错误在我的另一篇博客中有写。 一、vivado的使用，如何配置硬件资源 QSPI flash要启动系统，必须生成BOOT.BIN文件，petalinux生成BOOT.BIN文件有两种方法： 1、使用xilinx官方

zynq-7000官方数据手册（英文版）

course_s4_ALINX_ZYNQ(AX7Z035_AX7Z100)开发平台Linux应用教程V1.07.pdf

使用PYNQ_Z2开发板、ov5640摄像头及HDMI显示屏搭建的一个显示系统。

XUP-Xilinx官网学习资源。内含部分个人学习心得。适合学习zedboard、zynq等，开发环境为vivado

zynq7020 移植u-boot linux操作系统 以及 amp使用手册

zynq7020 移植rtthrad操作系统 包含mac控制器驱动可以驱动lwip

关于xilinx的XC7Z045芯片（简称Zynq7045）在linux环境下挂载emmc，以及进行EMMC分区，格式化和文件使用测试。在zynq045的板卡上测试使用过的。

文档共60页。主要向初学者提供了Zynq开发的技术方向，针对不同应用给出了基本的参考文档；同时对Zynq双核AMP加载方式做了详细描述，对Zynq的fsbl启动流程做了简单介绍。章节如下： Zynq User Guide 1 介绍 4 2 快速上手指南 4 3 多核开发教程 4 3.1 AMP开发说明 6 3.1.1 快速生成amp工程 6 3.1.2 Generating Boot File 8 3.1.3 烧写程序 9 3.1.4 启动 10 3.1.5 调试 10 3.1.6 总结 11 3.2 SMP开发说明 11 4 ZC706启动代码分析 11 4.1 启动代码 12 4.2 FSBL流程(FOR AMP) 13 4.3 CPU0启动CPU1流程 14 5 程序在线烧写方案及流程 14 5.1 程序烧写需求 14 5.2 提出该需求的原因 14 5.3 程序烧写方案 14 5.3.1 BOOT.BIN组成 14 5.3.2 BOOT.BIN生成方法 15 5.4 FSBL.BIN和APP.BIN等的生成 15 5.5 制作*BIN及烧写的具体步骤 15 5.5.1 制作*bin流程 15 5.5.2 BOOT.bin制作过程 15 5.5.3 FSBL.bin和APP.bin等的生成过程 22 5.6 烧写BOOT.BIN步骤 26 5.6.1 通过SDK工具烧写步骤 26 5.6.2 通过上位机烧写软件的烧写步骤 29 5.6.3 通过串口调试助手烧写步骤 29 6 Zynq Qspi控制器 30 6.1 基本特性 30 6.2 I/O接口 31 6.3 QSPI控制器模式 33 6.3.1 I/O模式 33 6.3.2 线性地址（linear address）模式 33 6.3.3 传统（legacy）SPI模式 34 6.4 QSPI 例程 34 6.5 QSPI控制器支持访问32MB方法 35 6.5.1 Bank地址寄存器（Bank address register） 35 6.5.2 扩展地址模式（Extended address mode） 35 6.5.3 使用新写命令（New commands） 35 6.6 QSPI FLASH选择 35 6.7 作为BOOT器件考虑 35 7 µC/OS系统启动指南 36 7.1 INTRODUCTION 36 7.1.1 Software Requirements 36 7.1.2 Hardware Requirements 36 7.2 HARDWARE DESIGN 37 7.2.1 Step 1. Invoke the Vivado IDE and Create a project 37 7.2.2 Step 2. Create an IP Integrator Design 39 7.2.3 Step 3. Add and setup the Zynq processor system IP block 39 7.2.4 Step 4. Customize the Zynq block for our design 41 7.2.5 Step 5. Add the soft peripherals 45 7.2.6 Step 6. Generate HDL Design Files 47 7.2.7 Step 7. Synthesis, Implement and Generate Bitstream 48 7.3 SOFTWARE DESIGN 49 7.3.1 Step 1. Installation of the µC/OS Repository 49 7.3.2 Step 2. Generate the µC/OS BSP 50 7.3.3 Step 3. Build and Debug the Demonstration Project 54 7.3.4 Step 4. Program the AXI Timer 0 with the ucos_axitimer Driver 55 7.3.5 Step 5. Program the AXI Timer 1 with the Xilinx tmrctr Driver 58 7.4 CONCLUSION 59 8 Linux系统启动指南 59